[发明专利]采用低压器件的大摆幅驱动器

权利要求书

1.一种采用低压器件的大摆幅驱动器，其特征在于，其包括：

电平提升电路，其包括PMOS晶体管pm1、pm2、pm3、pm4，NMOS晶体管nm1、nm2、nm3和nm5，其中PMOS晶体管pm1、pm3，NMOS晶体管nm1和nm3依次串联于第一电源电压和接地端之间，PMOS晶体管pm2、pm4，NMOS晶体管nm2和nm5依次串联于第一电源电压和接地端之间，晶体管pm1的栅极与晶体管pm2的漏极相连，晶体管pm2的栅极与晶体管pm1的漏极相连，晶体管pm3的栅极与晶体管pm4的栅极相连后与偏置电压相连，晶体管nm1的栅极与晶体管nm2的栅极相连后与偏置电压相连，晶体管pm3和晶体管nm1的连接节点为节点out1；

复制反相电路，其包括PMOS晶体管pm5、pm6，NMOS晶体管nm8和nm7，其中PMOS晶体管pm5、pm6，NMOS晶体管nm8和nm7依次串联于第一电源电压和接地端之间，晶体管pm5的栅极与晶体管pm2的漏极相连，晶体管pm6的栅极与晶体管pm4的栅极相连，晶体管nm8的栅极与晶体管nm2的栅极相连，晶体管nm7的栅极与晶体管nm5的漏极相连，晶体管pm6和晶体管nm8的连接节点为节点out2；

第一输出驱动单元，其包括PMOS晶体管pm12、pm7、pm9、电阻res1、NMOS晶体管nm9、nm12、nm14和电阻res3，其中PMOS晶体管pm7、pm9、电阻res1、电阻res3、NMOS晶体管nm12、nm14依次串联在第一电源电压和接地端之间，PMOS晶体管pm12和NMOS晶体管nm9串联在晶体管pm7的栅极和晶体管nm14的栅极之间，PMOS晶体管pm12和NMOS晶体管nm9的连接节点与所述节点out1相连；

第二输出驱动单元，其包括PMOS晶体管pm11、pm8、pm10、电阻res0、NMOS晶体管nm10、nm11、nm13和电阻res2，其中PMOS晶体管pm8、pm10、电阻res0、电阻res2、NMOS晶体管nm11、nm13依次串联在第一电源电压和接地端之间，PMOS晶体管pm11和NMOS晶体管nm10串联在晶体管pm8的栅极和晶体管nm13的栅极之间，晶体管pm12、pm11、pm10、pm9的栅极互联并与偏置电压相连，PMOS晶体管pm11和NMOS晶体管nm10的连接节点与所述节点out2相连，晶体管nm9、nm10、nm11、nm12的栅极互联并与偏置电压相连，电阻res0和res2的连接节点与电阻res1和res3的连接节点相连后形成输出端Dout，

第一电源电压的电压值高于偏置电压的电压值。

2.根据权利要求1所述的采用低压器件的大摆幅驱动器，其特征在于，

晶体管nm3的栅极接收输入信号Din，晶体管nm5的栅极接收输入信号Din的反相信号Dinb。

3.根据权利要求1所述的采用低压器件的大摆幅驱动器，其特征在于，其还包括有NMOS晶体管nm4和nm6，

其中晶体管nm4与晶体管nm3并联，晶体管nm6与晶体管nm5并联，输入信号Din依次经过第一反相器形成反相信号Dinb，再经过第二反相器形成延迟信号Din_dly，再经过第三反相器形成反相信号Dinb的延迟信号Dinb_dly，

晶体管nm3的栅极接收输入信号Din，晶体管nm5的栅极接收输入信号Din的反相信号Dinb，

晶体管nm4的栅极接收输入信号Din的延迟信号Din_dly，

晶体管nm6的栅极接收反相信号Dinb的延迟信号Dinb_dly。

4.根据权利要求1所述的采用低压器件的大摆幅驱动器，其特征在于，各个晶体管的耐压低于第一电源电压。