[发明专利]采用低压器件的大摆幅驱动器

说明书

【技术领域】

本发明涉及接口设计技术领域，特别涉及一种采用低压器件的大摆幅驱动器。

【背景技术】

随着半导体工艺的发展和晶体管尺寸的不断缩小，所要求的电源电压越来越低。I/O(输入/输出)接口的电压从5v、3.3v降低到现在的1.8v。因为晶体管沟道尺寸越来越小以及栅极绝缘层越来越薄，器件所能容忍的最高电压也变得越来越低。但是传统的接口电学标准都是以3.3v和5v等电源电压指定的，为了兼容传统接口的电子设备，采用低压器件实现高电源电压的接口电路已经成为了一种挑战。

以USB(Universal Serial Bus，通用串行总线)标准为例，由于USB1.1的电学特性是规定在低速和高速模式下，驱动器的输出必须要满足0到3.0v的输出摆幅。而在最先进半导体制造工艺中，比如SMIC(中芯国际集成电路制造有限公司)28nm工艺，3.3v的晶体管与1.8v的晶体管是不能同时存在的，也就是说为了满足某些传统接口的电学标准，必须将所有的1.8v的接口电路全都改成3.3v晶体管实现。大规模采用3.3v晶体管作为接口电路，不仅增加了芯片的面积和功耗，而且与半导体技术的更新进步的潮流是违背的。

图1a为PMOS(P-channel Metal Oxide Semiconductor)晶体管的示意图，图1b为NMOS(N-channel Metal Oxide Semiconductor)晶体管的示意图。所述1.8v的晶体管的定义是源、栅、漏(S、G、D)任何相互两端的电压差不能超过1.8v，3.3v的晶体管的定义是源、栅、漏任何相互两端的电压差不能超过3.3v。

因此，有必要提供一种改进的技术方案来解决上述问题。

【发明内容】

本发明的目的在于提供一种采用低压器件的大摆幅驱动器，其可以利用低压器件实现大摆幅的输出。

为了解决上述问题，本发明提供一种采用低压器件的大摆幅驱动器，其包括：电平提升电路，其包括PMOS晶体管pm1、pm2、pm3、pm4，NMOS晶体管nm1、nm2、nm3和nm5，其中PMOS晶体管pm1、pm3，NMOS晶体管nm1和nm3依次串联于第一电源电压和接地端之间，PMOS晶体管pm2、pm4，NMOS晶体管nm2和nm5依次串联于第一电源电压和接地端之间，晶体管pm1的栅极与晶体管pm2的漏极相连，晶体管pm2的栅极与晶体管pm1的漏极相连，晶体管pm3的栅极与晶体管pm4的栅极相连后与偏置电压相连，晶体管nm1的栅极与晶体管nm2的栅极相连后与偏置电压相连，晶体管pm3和晶体管nm1的连接节点为节点out1；复制反相电路，其包括PMOS晶体管pm5、pm6，NMOS晶体管nm8和nm7，其中PMOS晶体管pm5、pm6，NMOS晶体管nm8和nm7依次串联于第一电源电压和接地端之间，晶体管pm5的栅极与晶体管pm2的漏极相连，晶体管pm6的栅极与晶体管pm4的栅极相连，晶体管nm8的栅极与晶体管nm2的栅极相连，晶体管nm7的栅极与晶体管nm5的漏极相连，晶体管pm6和晶体管nm8的连接节点为节点out2；第一输出驱动单元，其包括PMOS晶体管pm12、pm7、pm9、电阻res1、NMOS晶体管nm9、nm12、nm14和电阻res3，其中PMOS晶体管pm7、pm9、电阻res1、电阻res3、NMOS晶体管nm12、nm14依次串联在第一电源电压和接地端之间，PMOS晶体管pm12和NMOS晶体管nm9串联在晶体管pm7的栅极和晶体管nm14的栅极之间，PMOS晶体管pm12和NMOS晶体管nm9的连接节点与所述节点out1相连；第二输出驱动单元，其包括PMOS晶体管pm11、pm8、pm10、电阻res0、NMOS晶体管nm10、nm11、nm13和电阻res2，其中PMOS晶体管pm8、pm10、电阻res0、电阻res2、NMOS晶体管nm11、nm13依次串联在第一电源电压和接地端之间，PMOS晶体管pm11和NMOS晶体管nm10串联在晶体管pm8的栅极和晶体管nm13的栅极之间，晶体管pm12、pm11、pm10、pm9的栅极互联并与偏置电压相连，PMOS晶体管pm11和NMOS晶体管nm10的连接节点与所述节点out2相连，晶体管nm9、nm10、nm11、nm12的栅极互联并与偏置电压相连，电阻res0和res2的连接节点与电阻res1和res3的连接节点相连后形成输出端Dout，第一电源电压的电压值高于偏置电压的电压值。