[发明专利]一种晶圆级扇出封装的制作方法

说明书

技术领域

本发明公开了一种晶圆级扇出封装的制作方法，本发明属于微电子封装的技术领域。

背景技术

随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展，人们努力寻求将电子系统越做越小，集成度越来越高，功能越做越多、越来越强，由此产生了许多新技术、新材料和新设计，其中扇出型封装技术就是这些技术的典型代表。

作为广泛应用的单颗芯片封装技术，传统封装目前已经逐渐呈现出封装效率低下和成本持续攀升的弊端。圆片级封装作为一种新型的封装方式，因能够较大地减少芯片封装尺寸，而被业界广泛采用。现有的BGA封装技术受到有机基板性能的限制。向扇出WLP的转移有助于克服这些限制，且能简化供应链。扇出WLP的主要优点是能很好地控制翘曲，这就能实现高装配良率。在封装自身上建立基板允许在较少的金属层中实现较高的集成和布线密度。扇出WLP是支撑未来集成（特别是对于无线器件）的下一代平台。

扇出WLP结构最著名的例子之一是由英飞凌公司（InfineonTechnologiesAG）开发的eWLB技术。该技术采用前后道制造技术结合并行加工晶圆上的全部芯片，能大大降低制造成本。其优点是：与常规的引线框架或叠层封装比较，封装面积较小、I/O数量从中等到高、连接密度最大化、以及能获得所需的电学和热性能。它也能为无线市场提供高性能和节能的解决方法。但是其缺点也比较明显，在其工艺技术设计时，只考虑了芯片功能面朝下的工艺方式，这个应用就很大程度上限制了功能面朝上的产品；另外该技术需要应用到临时键合和拆键合的工艺，所以在最终的扇出封装的成本计算上也有很大的难度，直接导致了该封装技术生产的成本高昂。

对扇出式封装技术研究仍在继续，由于这些工艺的方法的多种不利因素，对产品的成品率和可靠性，以及最终出货价格都造成极大的影响。各种新的封装结构和特殊工艺方法也逐步被提出和讨论。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种晶圆级封装结构的封装方法。

按照本发明提供的技术方案，一种晶圆级扇出封装的制作方法包括以下步骤：

a、在基板的上表面将芯片通过含有与芯片同等面积的粘结剂固定在设定位置，芯片的输入输出端朝上；

b、在基板的上表面形成塑封材料层，塑封材料层将芯片封装，芯片的输入输出端露出；

c、在塑封材料层的上表面涂上介电材料，形成介电层；

d、去除对应芯片的输入输出端位置上方的介电层，再在去除部位形成引出线和焊球，引出线的一端与芯片的输入输出端相连；

e、沿着基板的下表面进行减薄，将基板、粘结剂以及部分的塑封材料层和芯片的下表面去除，最终磨削面停留在芯片的设定位置形成封装半成品；

f、在封装半成品上沿着相邻两个芯片之间的切割线将封装半成品切割成单个封装结构。

作为优选：所述基板的材质为硅、陶瓷、蓝宝石或者玻璃材料，且基板的厚度为100um-1mm。

作为优选：所述粘结剂的材质为环氧树脂或者二氧化硅材料为主的液状或者膜状物质，且粘结剂的厚度为5um-50um。

作为优选：所述塑封材料层的材质是由环氧树脂为主体的树脂，且塑封材料层的厚度与芯片上表面齐平。

作为优选：所述塑封材料层通过常规的填充工艺、喷涂工艺、压膜工艺或者印刷工艺完成。

作为优选：所述介电层的材质为二氧化硅、酚树脂或者聚酰亚胺，且介电层的厚度为1um-20um。

作为优选：所述引出线通过常规的电镀、印刷或者沉积工艺形成。

作为优选：步骤c中，在介电层的上表面覆盖一层保护层。

作为优选：所述保护层的材质二氧化硅、氮化硅、酚树脂或者聚酰亚胺，保护层的厚度为2um-20um。

本发明的封装方法能够极大地减少扇出式封装制程的工艺步骤，极大的减少了其封装成本支出，同时保证了封装的可靠性。

附图说明

图1是本发明步骤a得到的封装体的结构示意图。

图2是本发明步骤b得到的封装体的结构示意图。

图3是本发明步骤c得到的封装体的结构示意图。

图4是本发明步骤d得到的封装体的结构示意图。

图5是本发明步骤e得到的封装体的结构示意图。

图6是本发明步骤f得到的封装体的结构示意图。

具体实施方式

下面结合具体实施例对本发明作进一步说明。

实施例1

一种晶圆级扇出封装的制作方法包括以下步骤：