[发明专利]逐次逼近型模数转换器的全差分增量采样方法

说明书

【技术领域】

本发明涉及模数转换器技术领域，特别涉及一种逐次逼近型模数转换器的全差分增量采样方法。

【背景技术】

低功耗电路一直是神经信号传感器和无线传感网络等电路设计的重点。由于SAR ADC(successive approximation A/D converter，逐次逼近式模数转换器)具有简单的结构和较少的模拟模块，可以实现极低的功耗，因此特别适合于低功耗的电路设计。电荷再分布式SAR ADC利用2的指数次幂排布的电容阵列DAC，通过不同权重的电容在高低参考电平间的切换来实现不同的量化电平，并且使这个电平最终趋近于采样信号，得到量化结果。对于N-bit的SAR ADC，理论上需要N次电容切换才能得到转换结果。

神经电信号以及传感网络中的待检测信号通常为脉冲信号，大部分时间信号变化较为缓慢，幅度变化不大，只有在脉冲到来时幅度才有较大改变。当信号幅度变化缓慢时，在采样率不变的情况下相邻两次采样的采样值变化较小，ADC转换的高位结果是相同的，如图1。DAC电容的切换功耗在SAR ADC总功耗中占有较大比重，基于共模电平恢复结构(Vcm-based)SAR ADC每一步电容切换的平均功耗表达式为：

E_i＝(2^n-i-2-2^n-2i-2)CV_ref²(1)

其中n为转换精度，C为单位电容，V_ref为电容切换的参考电平。E_i代表第i步电容切换的平均功耗，如i＝1，E₁代表第一步(即MSB)电容切换的平均功耗，可以看到高位电容的切换功耗与低位电容的切换功耗相比成指数增加。

图1中所示的高位转换冗余将带来较大的能量浪费。对于脉冲信号检测应用的SAR ADC，解决高位转换冗余问题对于低功耗设计具有重要意义。

针对这个问题，一种输入追踪的SAR ADC结构被提出来。其每次采样值并不是输入电压的绝对大小值，而是本次采样和前次转换量化电压的差值。当相邻两次采样变化较小时，这个差值较小，对这个差值进行量化可以预测到高位的转换结果为“0”，因此可以屏蔽高位的转换，将低位的转换结果叠加到前次的量化结果，即可得到本次采样的量化值。例如文献“Input-tracking DAC for low-powerhigh-linearity SAR ADC”(B.G.Lee and S.G.Lee,Electronics Letters,vol.47,no.16,pp.911-913,Aug.2011)中通过限制输入信号的频率，可以实现相邻两次采样差值小于Vref/4，从而屏蔽了MSB和MSB-1位的转换，相比传统SAR ADC，电容的平均开关功耗节省了70％。但是这种方法限制了输入信号频率，即限制了相邻两次采样电压的变化值，当采样变化量大于Vref/4时，转换将出现错误。因此该ADC无法处理大幅度突变信号的采样和转换。为了解决突变信号幅度变化大的问题，可以加入电压判断逻辑，当采样的差值小于一个窗口时，只进行低位转换，当差值大于窗口时，从高位开始转换。文献“A Low Power 10bit 500kS/s Delta-Modulated SAR ADC(DMSAR ADC)for Implantable Medical Devices”(Y.F.Lyu,C.Y.Wu,L.C.Liu,IEEE International Symposium on Circuits and System(ISCAS),pp.2046-2049,2013)利用一组DAC电容存储前次量化电压，另一组DAC采集当前输入值，实现了单端增量采样的SAR ADC。通过DAC中特定电容的置位，可以判断采样差值是否在设定的窗口内，并完成后续转换。测量结果显示，当输入信号为10Hz和7kHz时，该ADC在500kS/s采样率下可以实现66％的功耗缩减。然而文章中的ADC属于单端采样，不利于抑制共模干扰，同时单端结构的转换范围也较窄。因此该ADC不适用于共模干扰较大的信号采集系统中。