[发明专利]硅基低漏电流悬臂梁可动栅的环形振荡器及制备方法

说明书

技术领域

本发明提出了硅基低漏电流悬臂梁可动栅的环形振荡器，属于微电子机械系统的技术领域。

背景技术

随着集成电路的不断发展，传统的集成电路器件已经不能满足人们日益增长的需求了，越来越多的新型结构器件涌入人们的眼帘。在集成电路和一些数字电路中，振荡器是一种很常见的器件，以前，人们都是用石英振荡器来产生所需频率的时钟和波形，随着集成电路的广泛运用，用MOS器件制作的振荡器代替了原来的石英振荡器，其中环形振荡器就是一种。环形振荡器的结构简单，易于制作和集成，成本相对较低，而且容易起振，得到了人们的广泛应用，但是由于传统MOS管存在着漏电流等一系列问题，这使得环形振荡器的直流功耗普遍较高，环形振荡器的发热情况较为严重，很多性能也受到了一定程度的影响，因此降低环形振荡器的功率消耗就成了人们需要解决的问题之一。随着MEMS技术的提高，一种具有MEMS悬臂梁可动栅的MOS管有效的解决了栅极漏电流的问题，把这种MOS器件应用于环形振荡器是一种非常不错的选择，本发明就是在Si衬底上设计了一种具有很小的栅极泄漏电流的悬臂梁可动栅的环形振荡器。

发明内容

技术问题：本发明的目的是提供一种硅基低漏电流悬臂梁可动栅的环形振荡器及制备方法，环形振荡器是由奇数个CMOS倒相器首尾相接而构成的，当环形振荡器的工

作时，在理想情况下，这奇数个CMOS倒相器的栅极电流应该为0，但是在实际情况下，由于MOS管栅氧化层的厚度很小，部分动能极大的热电子就会穿过栅氧化层从而形成栅极漏电流，这种栅极漏电流导致环形振荡器的功耗问题日益突出，如果功耗太大，甚至可能损坏器件，而本发明就极为有效的降低了环形振荡器中的栅极漏电流，从而很好的降低了环形振荡器的功耗。

技术方案：本发明的硅基低漏电流悬臂梁可动栅的环形振荡器由三个CMOS倒相器构成的，它们首尾相接构成环状，整个环形振荡器是基于P型Si衬底制作的，三个CMOS倒相器通过引线实现互连，每个CMOS倒相器又是由悬臂梁栅NMOS管和悬臂梁栅PMOS管组成，该NMOS管和PMOS管的栅极是悬浮在栅氧化层上的，形成悬臂梁栅，该悬臂梁栅由Al制作，而栅极的多晶硅锚区淀积在P型Si衬底上，在悬臂梁栅下方有一个下拉电极，其中NMOS悬臂梁栅下方的下拉电极是接地的，而POMS悬臂梁栅下方的下拉电极是接电源的，下拉电极上方覆盖有氮化硅介质层。

悬臂梁栅NMOS管和悬臂梁栅PMOS管14的阈值电压的绝对值设计为相等，悬臂梁栅的下拉电压设计为MOS管的阈值电压的绝对值。当MOS管栅极与下拉电极之间的电压小于阈值电压绝对值的时候，悬浮的悬臂梁栅不会吸附下来，从而导致MOS管不能够导通，也正因为此，直流漏电流得到了很好的抑制；当MOS管的栅极与下拉电极间的电压大于阈值电压绝对值的时候，悬浮的悬臂梁栅就会吸附至栅氧化层上，MOS管就此导通，开始正常工作，该环形振荡器通过减小直流漏电流，使得其直流功耗大大的降低了。

当其中某一个CMOS反相器的悬臂梁栅上存在高电平时，则NMOS管的悬臂梁栅就下拉并使其导通，而PMOS管还是处于截止状态，此时该CMOS倒相器输出低电平，相反的，当该CMOS倒相器的悬臂梁栅上有低电平时，则NMOS管截止、PMOS管导通，倒相器输出高电平；由于三个倒相器循环相接，前一倒相器的输出就是后一倒相器的输入，因此便产生了自激振荡，从而构成环形振荡器。

这三个CMOS倒相器的输出端和输入端首尾相连构成环状，组成环形振荡器，环形振荡器起振时，假设CMOS倒相器栅极上的有一个高电平电压的激励，由于NMOS的悬臂梁栅下方的下拉电极接的是低电位，从而NMOS管的悬浮栅极就会下拉并贴至栅氧化层上，从而NMOS管才开始正常导通工作，而此时PMOS管的悬臂梁栅极还是处于悬浮状态，倒相器输出为低电平；相反的，当栅极上的电压为低电平时，PMOS管的悬浮栅极才会下拉贴至栅氧化层上，PMOS管就此导通，而NMOS管截止，倒相器输出高电平，这三个CMOS倒相器前后相互工作不断产生自激振荡，从而形成了环形振荡器，此处的高电平是大于MOS管的阈值电压绝对值的电源电压，可根据需要设置为相应的值，而低电平即是地。

本发明的硅基低漏电流悬臂梁可动栅的环形振荡器的制备方法如下：

1)准备P型Si衬底；

2)进行P型Si衬底的初始氧化，形成一层SiO₂层；

3)进行光刻，刻出N阱注入孔的图形，用于制作PMOS管；

4)对N阱进行掺杂注入，形成N阱；

5)去除表面氧化层，提供平整的硅表面；

6)底氧生长；