[发明专利]结型栅场效应晶体管(JFET)、半导体器件及其制造方法

说明书

一种结型栅场效应晶体管(JFET)包括：衬底；源极区，形成在衬底中；漏极区，形成在衬底中；沟道区，形成在衬底中；以及至少一个栅极区，形成在衬底中。沟道区将源极区与漏极区连接。至少一个栅极区在界面处接触源极区和漏极区中的一个，并且至少一个栅极区与源极区和漏极区中的另一个隔离。介电层覆盖界面，同时暴露源极区和漏极区中的一个的一部分以及栅极区的一部分。本发明还提供了半导体器件及其制造方法。

相关申请的交叉参考

本申请要求于2013年5月13日提交的第13/892,960号美国专利申请的部分继续案，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。

背景技术

结型栅场效应晶体管(JFET)提供了多种有用的特征，诸如噪音低、切换速度快、大功率处理能力等。这些特征使JFET成为多种功率应用(诸如功率放大器)中考虑的设计。

发明内容

为了解决现有技术中所存在的问题，本发明提供了一种结型栅场效应晶体管(JFET)，包括：衬底；源极区，形成在所述衬底中；漏极区，形成在所述衬底中；沟道区，形成在所述衬底中，所述沟道区将所述源极区与所述漏极区连接；至少一个栅极区，形成在所述衬底中，所述至少一个栅极区在界面处接触所述源极区和所述漏极区中的一个，所述至少一个栅极区与所述源极区和所述漏极区中的另一个隔离；以及介电层，覆盖所述界面，同时暴露所述源极区和所述漏极区中的一个的部分以及所述栅极区的部分。

在该JFET中，响应于施加给所述至少一个栅极区的反向偏压，所述至少一个栅极区配置为：使耗尽区从所述界面延伸进所述源极区和所述漏极区中的一个中。

在该JFET中，所述衬底包括绝缘体上半导体(SOI)衬底。

在该JFET中，所述介电层的宽度在0.5μm至5μm的范围内。

在该JFET中，所述介电层包括抗蚀保护氧化物(RPO)层。

在该JFET中，自上而下观看所述衬底时，所述介电层围绕所述源极区和所述漏极区中的一个延伸。

在该JFET中，自上而下观看所述衬底时，所述栅极区围绕所述源极区和所述漏极区中的一个以及所述介电层延伸。

在该JFET中，所述至少一个栅极区包括第一栅极区和第二栅极区；以及所述源极区和所述漏极区中的一个以及所述介电层夹置在所述第一栅极区与所述第二栅极区之间。

该JFET还包括：接触层，位于所述源极区和所述漏极区中的一个的暴露部分以及所述栅极区的暴露部分上方，其中，所述介电层布置在所述接触层之间，并且所述介电层与所述接触层至少部分地等高。

该JFET还包括：隔离区，位于所述介电层下面，所述隔离区布置在所述源极区和所述漏极区中的一个与所述栅极区之间。

根据本发明的另一方面，提供了一种半导体器件，包括：衬底；至少一个晶体管，形成在所述衬底中，所述至少一个晶体管包括：源极区和漏极区，形成在所述衬底中；第一栅极区和第二栅极区，形成在所述衬底中，所述第一栅极区和所述第二栅极区与所述源极区和所述漏极区至少部分地等高，所述源极区和所述漏极区中的一个设置在所述第一栅极区和所述第二栅极区之间；和沟道区，形成在所述衬底中，并且所述沟道区将所述源极区与所述漏极区连接；以及隔离区，介于：(i)所述源极区和所述漏极区中的一个的上部与所述第一栅极区的上部之间；(ii)所述源极区和所述漏极区中的另一个的上部与所述第二栅极区的上部之间。

在该半导体器件中，所述第一栅极区和所述第二栅极区还包括位于所述隔离区下面的下部，所述下部接触所述沟道区。