[发明专利]具有旁路栅极的半导体器件及其制备方法

说明书

一种减轻栅极诱导漏极泄露(GIDL)的半导体器件，该半导体器件具有有单个栅电极的旁路栅极以及有下部栅电极和上部栅电极的主栅极。在上部栅电极与储存节点结区设置在同一水平时，有助于减轻GIDL的附加因素包括：上部栅电极具有比下部栅电极低的功函数，以及下部栅电极置于储存节点结区之下。

相关申请的交叉引用

要求于2014年8月21日提交的第10-2014-0109102号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体合并于此。

技术领域

本公开的实施例涉及一种半导体器件及其制备方法，更具体地，涉及一种具有旁路栅极的半导体器件及其制备方法，该半导体器件防止单元晶体管的特性被旁路栅极效应劣化。

背景技术

为了提高半导体器件的集成度，减小单元晶体管的尺寸。更具体地，随着半导体器件被开发以实现更高水平的集成，优选的单元布局正从8F²结构改变为6F²结构。

随着半导体器件的集成度提高，耦接到单元晶体管的栅极(字线)与耦接到单元晶体管的位线之间的距离减小。结果，位线和栅极之间的寄生电容会增大，以致半导体器件的操作可靠性劣化。为了提高高度集成的半导体器件的操作可靠性，已经提出了其中栅极被掩埋在半导体衬底之内的埋栅结构。传统的埋栅结构可以包括在具有6F²布局的半导体器件之内，且可以包括金属膜作为栅电极。

然而，在传统的埋栅结构中，埋栅电极的一部分与和埋栅相邻的结区设置在同一水平。这导致在埋栅电极与结区位于同一水平的位置处发生栅诱导漏极泄露(GIDL)。更具体地，当半导体器件的单元阵列的栅极是线型栅时，置于器件隔离膜中且与有源区相邻的埋栅的部分(被称作旁路栅极)存在于传统器件中。旁路栅极可以加剧GIDL的发生。GIDL将储存在单元阵列中的电荷放电，从而使半导体器件的保持特性劣化。

发明内容

本公开的各种实施例在于提供一种具有旁路栅极的半导体器件及其制备方法，其基本上消除由于相关领域的限制和缺点而导致的一个或更多个问题。

本公开的实施例涉及一种被配置为通过减小由旁路栅极导致的栅极诱导漏极泄露(GIDL)来防止单元晶体管的劣化的半导体器件。

根据本发明的一个方面，半导体器件包括：器件隔离膜，限定有源区；主栅极，具有掩埋在有源区中的第一栅电极和第二栅电极；以及旁路栅极，具有掩埋在器件隔离膜中的单个栅电极。

根据本发明的一个方面，半导体器件包括：器件隔离膜，限定有源区；第一栅电极，掩埋在有源区和器件隔离膜中；以及第二栅电极，位于第一栅电极的掩埋在有源区中的部分之上，且未置于第一栅电极的掩埋在相邻的有源区之间的器件隔离膜中的部分之上。

根据本发明的一个方面，半导体器件包括：器件隔离膜，限定有源区；主栅极，具有安置在第一沟槽中的第一栅电极和第二栅电极，第二栅电极安置于第一栅电极之上并具有安置于第一沟槽之内的上表面；旁路栅极，具有安置在第二沟槽中的第三栅电极，第三栅电极具有安置于第二沟槽之内的上表面；以及电介质膜，具有第一部分和第二部分，第一部分延伸进入第一沟槽且具有临近第二栅电极的上表面的下端，第二部分延伸进入第二沟槽且具有临近第三栅电极的上表面的下端，其中，第二部分的下端位于比第一部分的下端低的水平。

根据本发明的一个方面，用于形成半导体器件的方法包括：形成限定有源区的器件隔离膜；通过刻蚀有源区和器件隔离膜来形成栅极沟槽；在栅极沟槽中形成第一栅电极；在第一栅电极之上形成第二栅电极；选择性地刻蚀第二栅电极的在旁路栅极区中的部分；以及在第二栅电极和第一栅电极之上形成覆盖膜，以覆盖第一栅极的通过选择性刻蚀暴露的部分。

将理解的是，对实施例的前述的总体描述和下面的详细描述都是示例性的和解释性的。

附图说明