[发明专利]集成电路内的数据和时钟信号电压

说明书

集成电路2具有处理沿着数据路径14传输的数据信号的数据处理电路。耦合至数据处理电路的时控电路用于调节沿着数据路径的数据信号传输。数据信号是以数据信号电压振幅来提供的，时钟信号是以不同的时钟信号电压振幅来提供的。时钟信号电压振幅高于数据信号电压振幅。除了数据供电网10，还设置有分开的时钟信号供电网12。

技术领域

本发明涉及集成电路领域。更具体地说，本发明涉及集成电路内的数据和时钟信号电压。

背景技术

已知提供的集成电路包括设置来处理沿着数据路径传输的数据信号的数据处理电路，并使用耦合至数据处理电路的时钟电路来在时钟信号控制下调节沿着数据路径的数据信号传输。这样的集成电路可采用多种不同的形式。数据值一般沿着数据存储电路间的数据路径传输，数据存储电路同步捕捉和存储数据值和时钟信号。时钟信号提供数据处理电路的时序控制并调节数据处理电路内的数据信号流。

为了增加电路密度并降低能量损耗，已经趋于使用更小的工艺几何来形成集成电路以增加电路密度并降低能量损耗。但是，当工艺几何变得更小，由于PVT变化(工艺、电压、温度)而带来的电路性能偏移水平增加。随着偏移量而引起的电路元件操作速度的增加，已变得必须增加可操作的电路时序的边界增强度，以确保因PVT变化而产生的时序变化不会引起时序扰乱。

例如，数据信号捕捉和存储电路(闩锁)的输入可具有特殊的保持时间，该时间是捕捉和存储数据值的最小时间，将被保持在闩锁的输入处。如果这个保持时间太低，那么会产生时序扰乱，以致来自后面的时钟循环的数据信号会由于沿着数据路径的相邻级操作速度的变化而被错误地捕捉在前面的时钟信号里。解决这个问题的一种方式是在数据路径中提供保持缓冲器，以便于以确保足够的保持时间的方式来减慢数据信号传播。但是，提供这样的保持缓冲器会增加电路面积和能量费用，这种方式会减小由趋向于更小的工艺几何和更低的操作电压所带来的益处。

发明内容

从一个方面来看，本发明提供一种集成电路，包含：

数据处理电路，配置成处理沿着数据处理电路内的数据路径传输的数据信号；

时控电路，耦合至数据处理电路并配置成在时钟信号控制下调节沿着数据路径的数据信号的传输；

数据电源供应电路，耦合至数据处理电路并配置成向数据处理电路提供电力；以及

时钟电源供应电路，耦合至时控电路并配置成向时控电路提供电力；

其中数据电源供应电路和时钟电源供应电路被配置成使得至少当数据处理电路正有效处理沿着数据路径传输的数据信号时所述数据信号具有数据信号电压振幅并且所述时钟信号具有不同于数据信号电压振幅的时钟信号电压振幅。

本技术考虑，数据处理电路和时控电路需要的操作特性按要求可不同，以时钟信号电路振幅不同于数据信号电压振幅的方式来操作。本领域通常的设计偏见在于与设置不同电压振幅的时钟信号和数据信号而带来的开销是很不受欢迎的。此外，电路消耗的能量随着操作电压而快速增加，通常认为需要在尽可能低的同一电压级下来操作信号数据和时钟数据这两者。本技术排除这些设计偏见并意识到，数据处理电路和时控电路的不同角色是这样的，如果它们操作不同电压振幅的信号，那么尽管需要额外的电源供应分配架构并且时钟信号和数据信号也不会在最小可能的电压振幅下操作，但是可以实现获得整体性能。

将理解，对于数据信号和时钟信号中的每一个，电压振幅对应不同的电压级，这样它们在它们各自的第一级和第二级之间开关。在许多系统中，需要数据信号和时钟信号共用接地电压级，这样会减少动力分配架构费用。