[发明专利]一种评估智能卡芯片CPU抗干扰能力的测试装置及方法

说明书

技术领域

本发明涉及评估智能卡芯片CPU抗干扰能力的测试方法，这种测试方法特别用于评估高 可靠性智能卡芯片CPU的抗干扰能力。

背景技术

智能卡的使用环境中，芯片不可避免受到来自系统外部的电磁信号干扰信号以及内部的 自干扰信号，这些干扰信号导致智能卡芯片CPU跑飞，使系统异常运行，有时会寻址到逻辑 指令中指定以外的地址上，当逻辑指令中指定以外的地址上存在某个逻辑指令时，就会执行 该逻辑指令，当该逻辑指令刚好为写指令时，就会发生非正常改写存储器数据的情况。目前， 对芯片CPU本身的抗干扰能力进行评估时，一般采用实际应用写指令外加环境干扰的方式进 行，以智能卡功能是否正常为判定结果，跑飞时，改写的是关键数据，会出现智能卡功能不 正常，但是，也有可能发生多次存储器数据改写，只有一次改写的是关键数据，用功能是否 正常测试智能卡CPU抗干扰能力的随机性大，不完全真实反应其抗干扰能力。

发明内容

本发明的目的是为了准确评估智能卡芯片CPU的抗干扰能力。实施本发明测试方法的测 试系统，包括测试软件、被测智能卡、测试片上操作系统(COS)、干扰噪声发生器、个人电 脑、智能卡读卡器。测试软件为上位机软件，安装在个人电脑内，运行被测智能卡与智能卡 读卡器之间的通讯指令。干扰噪声发生器用来产生干扰信号，干扰被测智能卡与智能卡读卡 器之间的通讯。被测智能卡内嵌了专门测试COS，测试COS代码存放在被测智能卡的程序区 中。测试COS可实现测试指令的一系列操作代码，例如读数据、写数据等，测试COS代码和 CPU跑飞验证函数没有任何逻辑关系。测试COS代码以外的程序区区域，均匀分布存放若干 个CPU跑飞验证函数，其它间隔剩余区域为空白区域。CPU跑飞验证函数是一小段可执行代 码，一旦执行，会对指定的数据区域写入特征数据，各CPU跑飞验证函数执行后写入的数据 区域地址均不同。

具体测试流程为：连接系统，运行测试软件，干扰噪声发生器产生干扰信号，直接干扰 被测智能卡芯片与读卡器之间的通讯，当CPU出现跑飞，寻址到逻辑指令中指定以外的地址 上，寻址到CPU跑飞验证函数所在地址上时，就会执行CPU跑飞验证函数，CPU跑飞验证函 数执行后在数据区的特定区域地址上写特征数据，统计特征数据的数量，即为有效跑飞次数， 这里的特定区域，为跑飞验证函数指定的区域，单位时间内有效跑飞次数越多，智能卡芯片 CPU抗干扰能力越低。不同的测试卡测试时间相同，不同的测试卡在测试时施加的电磁干扰 信号强度相同，统计出现有效跑飞现象的测试卡数量以及每张卡的有效跑飞次数，可得到用 于评估评估智能卡芯片CPU的抗干扰能力平均有效跑飞次数，进而得到智能卡芯片CPU抗干 扰能力的相对指标。

附图说明

图1为评估智能卡芯片抗干扰能力的测试装置结构示意图

图2为智能卡的基本结构示意图

图3为智能卡的存储区数据分布示意图

图4为评估智能卡芯片抗干扰能力的测试方法流程图

具体实施方式

本发明提供了一种评估智能卡芯片CPU抗干扰能力的装置，如图1所示，该装置包括： 测试软件，干扰噪声发生器，读卡器以及智能卡；其中，测试软件安装在电脑上；智能卡插 在读卡器上；

测试软件，安装在电脑上，与读卡器相连，用于读取智能卡与读卡器之间的通讯指令， 并显示给用户；

干扰噪声发生器，用于产生干扰信号并发送给智能卡；所述干扰信号通过智能卡与读卡 器相互连接的VCC接口；

智能卡，与读卡器进行通讯，接收干扰信号，出现CPU跑飞，在数据区写数据；根据数 据区数据，确定智能卡跑飞次数；其内部结构如图2所示，外部接口包括VCC、RST、CLK、 GND、I/O，内部结构包括CPU、程序区、数据区、NPU、RAM等。

读卡器，用于同智能卡通讯。

进一步的，测试软件，用于向读卡器循环发送正常的非写指令，接收读卡器发送的 执行结果；

读卡器，用于将该指令发送给智能卡，并将智能卡的执行结果发送给测试软件。