[发明专利]半导体存储器件及其操作方法

权利要求书

1.一种半导体存储器件的操作方法，所述半导体存储器件包括第一单元串和第二单元串，所述第一单元串和第二单元串共享位线并且分别耦接至第一字线群组和第二字线群组，所述操作方法包括：

通过施加第一通过电压至所述第一字线群组，以在所述第一单元串中形成通道；

通过施加第二通过电压至所述第二字线群组，以在所述第二单元串中形成通道；

通过施加读取电压至所述第一字线群组的选中的字线以将所述第一单元串的存储单元之中的耦接至所述选中的字线的选中的存储单元的数据反映在所述位线上，使得所述选中的存储单元的数据被反映在所述第二单元串的通道上；以及

通过经由所述位线感测所述第二单元串的电荷量，来确定所述选中的存储单元的数据。

2.如权利要求1所述的操作方法，其中在所述第二单元串中形成通道包括：

施加位线电压至所述位线；以及

通过将所述第二单元串电连接至所述位线以响应于所述位线电压来初始化所述第二单元串的通道。

3.如权利要求2所述的操作方法，

其中所述第二单元串的所述电荷量随着所述位线的电压而改变。

4.如权利要求1所述的操作方法，进一步包括：

在选中的存储单元的数据被反映在所述第二单元串的通道上之后，将所述第二单元串与所述位线电性分离。

5.如权利要求1所述的操作方法，其中确定选中的存储单元的数据包括：

通过施加第三通过电压至所述第二字线群组以在所述第二单元串中形成所述通道；以及

将所述第二单元串的通道电连接至所述位线，以将所述第二单元串的所述电荷量反映在所述位线上。

6.如权利要求5所述的操作方法，其中确定选中的存储单元的数据进一步包括：

通过感测所述位线的电压以确定选中的存储单元的数据。

7.如权利要求1所述的操作方法，其中在确定选中的存储单元的数据中，所述第一单元串与所述位线是电性分离的。

8.如权利要求1所述的操作方法，进一步包括：

施加位线电压至所述位线，以在所述第一单元串中形成通道；以及

在所述第一单元串和所述第二单元串中形成通道之后且在将所述选中的存储单元的数据反映在所述第二单元串的通道之前，通过将所述第一单元串电连接至所述位线以响应于所述位线电压来初始化所述第一单元串的通道。

9.如权利要求1所述的操作方法，其中确定选中的存储单元的数据是在将选中的存储单元的数据反映在所述第二单元串的通道上之后的预定时间段内被执行的。

10.一种半导体存储器件，包括：

第一单元串，耦接至第一字线群组；

第二单元串，耦接至第二字线群组并且适于与所述第一单元串共享位线；以及

外围电路，适于：通过施加第一通过电压至所述第一字线群组以在所述第一单元串中形成通道；通过施加第二通过电压至所述第二字线群组以在所述第二单元串中形成通道；通过施加读取电压至所述第一字线群组的选中的字线以将所述第一单元串中的选中的存储单元的数据反映在所述位线上，使得所述选中的存储单元的数据被反映在所述第二单元串的通道上；以及通过经由所述位线感测所述第二单元串的通道的电荷量来确定所述选中的存储单元的数据。

11.如权利要求10所述的半导体存储器件，其中所述外围电路包括：

地址解码器，耦接至所述第一字线群组及第二字线群组；以及

页缓冲器，适于提供位线电压至所述位线，

其中，所述地址解码器适于：将所述第一通过电压和所述第二通过电压分别施加至所述第一字线群组和所述第二字线群组以在所述第一单元串和所述第二单元串中形成所述通道，并且将所述第二单元串电连接至所述位线以响应于所述位线电压来初始化所述第二单元串的通道。