[发明专利]包含三维阵列结构的半导体存储器装置

权利要求书

1.一种半导体存储器装置，其包含堆叠在衬底之上的正常存储单元，所述半导体存储器装置包括：

源极选择晶体管，其耦接至共源极线；

源极侧虚设存储单元，其耦接在上述源极选择晶体管与所述正常存储单元之间；

漏极选择晶体管，其耦接至位线；以及

漏极侧虚设存储单元，其耦接在所述漏极选择晶体管与所述正常存储单元之间，

其中，所述源极侧虚设存储单元的数量比所述漏极侧虚设存储单元的数量少，并且

其中，所述漏极选择晶体管的数量比所述源极选择晶体管的数量多。

2.如权利要求1所述的半导体存储器装置，其中，所述漏极选择晶体管的数量比所述源极选择晶体管的数量多一个值，所述值是所述漏极侧虚设存储单元的数量与所述源极侧虚设存储单元的数量之间的差值。

3.如权利要求1所述的半导体存储器装置，其中，所述漏极选择晶体管包括彼此串联耦接的第一漏极选择晶体管和第二漏极选择晶体管，

所述第一漏极选择晶体管共同耦接至第一漏极选择线，以及

所述第二漏极选择晶体管共同耦接至第二漏极选择线。

4.如权利要求1所述的半导体存储器装置，其中，所述源极选择晶体管共同耦接至单一源极选择线。

5.如权利要求1所述的半导体存储器装置，还包括管道晶体管，其中，

所述源极选择晶体管、所述源极侧虚设存储单元以及所述正常存储单元中的第一正常存储单元构成第一子单元串，

所述正常存储单元中的第二正常存储单元、所述漏极侧虚设存储单元以及所述漏极选择晶体管构成第二子单元串，以及

所述第一子单元串和所述第二子单元串通过所述管道晶体管来耦接。

6.如权利要求5所述的半导体存储器装置，其中，所述第一子单元串距离所述管道晶体管的高度与所述第二子单元串距离所述管道晶体管的高度基本上相等。

7.如权利要求6所述的半导体存储器装置，其中，所述第一正常存储单元的数量比所述第二正常存储单元的数量多。

8.如权利要求5所述的半导体存储器装置，其中，所述第一正常存储单元、所述源极侧虚设存储单元以及所述源极选择晶体管在与所述衬底相交的方向上依次堆叠，并且

所述第二正常存储单元、所述漏极侧虚设存储单元以及所述漏极选择晶体管在与所述衬底相交的方向上依次堆叠。

9.一种半导体存储器装置，包括：

管道晶体管；

第一子单元串，在所述管道晶体管与共源极线之间延伸，包含耦接至所述共源极线的源极选择晶体管以及耦接至所述源极选择晶体管的源极侧虚设存储单元；以及

第二子单元串，在所述管道晶体管与位线之间延伸，包含耦接至所述位线的漏极选择晶体管以及耦接至所述漏极选择晶体管的漏极侧虚设存储单元，

其中，所述源极侧虚设存储单元的数量比所述漏极侧虚设存储单元的数量少，并且所述漏极选择晶体管的数量比所述源极选择晶体管的数量多。

10.一种半导体存储器装置，包含：

第一子单元串，堆叠在衬底之上，并且包含第一组正常存储单元；

第二子单元串，堆叠在所述衬底之上，并且包含第二组正常存储单元；

漏极选择晶体管，耦接至所述第二组正常存储单元；以及

源极选择晶体管，耦接至所述第一组正常存储单元，

其中，配置所述第一子单元串和所述第二子单元串，以便通过在所述第二子单元串中包含比所述第一子单元串中的所述源极选择晶体管数量更多的所述漏极选择晶体管来降低所述正常存储单元的漏电流。