[发明专利]一种随机信号读取的压缩感知实现方法及装置

说明书

技术领域

本发明涉及一种随机信号读取的压缩感知实现方法及装置，尤其涉及一种基于CMOS图像传感器随机信号读取的压缩感知实现方法及装置，属于光电技术领域。

背景技术

压缩感知(Compressed Sensing,CS)理论充分利用信号的可压缩性实现信号采集和编解码。在信号满足可压缩性的前提下，压缩感知将信号采样与压缩相结合，可在低数据量的条件下实现精确信息重建。因此，基于压缩感知理论的光电成像技术可实现压缩感知成像，降低对光电成像系统存储器和传输带宽的要求，具有广泛的应用前景。

目前，典型的压缩感知光电成像系统主要原理及特性包括：(1)单像素压缩感知成像系统。单像素压缩感知成像系统主要通过光路系统将成像目标投影至数字微镜器件(DMD,Digital Micromirror Device)，经由DMD反射的入射光由透镜会聚于单个光敏二极管，并产生测量值。将此投影操作重复M次(M≥KlogN)，得到M个观测值。而后，采用压缩感知图像重算法重建出原始图像信息。由于DMD的价格昂贵，导致单像素压缩感知成像系统的成本相对较高。同时，由于DMD及其控制组件的体积、功耗相对较大，难以实现压缩感知光电成像系统的微小型化和低功耗。(2)基于编码孔径的压缩感知成像系统。此类系统通过在光学系统入瞳处设置编码孔径模板实现图像的压缩采样，通过设计适当的孔径编码模板实现图像的压缩成像。此类成像系统的投影矩阵标定工作量巨大，同时存在一些尚未明确的理论问题，导致其系统的实现难度相对较大。(3)基于随机反射镜的压缩感知成像系统。此类成像系统基于随机拼接的反光镜实现随机投影矩阵功能，进而实现压缩感知成像。与基于编码孔径的压缩成像类似，基于随机反射镜的压缩感知成像系统同样存在投影矩阵标定难的问题。

发明内容

针对现有技术存在的功耗高、成本高、标定难等问题，本发明要解决的技术问题是提供一种随机信号读取的压缩感知实现方法及装置，基于CMOS图像传感器随机信号读取的压缩感知实现压缩感知光电成像系统的微小型化和低功耗，并可降低系统的成本和实现难度。

本发明的目的是通过下述技术方案实现的。

本发明公开的一种随机信号读取的压缩感知实现方法，具体实现方法包括如下步骤：

步骤一：在FPGA模块中产生M个随机矩阵。所述矩阵的行、列数与CMOS图像传感器的分辨率对应，由随机产生“0”和“1”构成；

步骤二：CMOS成像模块进行光电成像。依据步骤一所产生M个随机矩阵，FPGA模块控制CMOS成像模块输出特定位置像素的光电转换信号。其中，随机矩阵中“1”所对应的像素输出，“0”所对应的像素则放弃输出；

步骤三：由累加器模块将本次输出的特定位置的像素值进行累加，并将累加像素值存储于存储器模块；

步骤四：重复步骤二、三，由FPGA模块分别按第2、3…M个随机矩阵控制输出读取CMOS成像模块内的特定位置的像素值，并进行累加、存储，直至在存储器模块内获得M个累加像素值；

步骤五：基于M个累加像素值及其对应的M个随机矩阵，利用压缩感知重建算法实现图像的重建，进而得到所需的成像图像。

所述的图像重建算法可通过正交匹配追踪法(OMP)、正则化正交匹配追踪法(ROMP)等实现。

实现所述的一种随机信号读取的压缩感知实现方法的装置，包括CMOS成像模块、累加器模块、存储器模块、FPGA模块和压缩感知图像重建模块。各部分的主要作用及结构如下：

CMOS成像模块主要用于实现光电成像，并支持随机信号读取功能。在控制信号的作用下，可读取光敏元阵列中的任一像素值。因此，在FPGA模块的控制下，可输出其光敏元阵列中特定位置像素的光电转换信号。随机矩阵中“1”所对应的像素输出，“0”所对应的像素则放弃输出。

累加器模块用于将CMOS成像模块单次输出的特定位置的像素值进行累加，所述的像素值累加即为所有对应随机矩阵中“1”所对应像素值的求和，并将累加像素值存储于存储器模块。

存储器模块主要用于存储CMOS成像模块输出的特定位置的像素值进行累加值及其对应的M个随机矩阵，及以便于后续的压缩感知图像重建。

FPGA模块主要用于产生M个随机矩阵。该矩阵的行、列数与CMOS图像传感器的分辨率对应，由随机产生“0”和“1”构成。同时，FPGA模块依据随机矩阵输出控制信号，控制CMOS成像模块输出“1”所对应的位置的像素值。