[发明专利]半导体器件的制造方法及衬底处理装置

说明书

一种半导体器件的制造方法及衬底处理装置，抑制实施成膜处理后的处理室内产生颗粒，包括下述工序：将衬底搬入处理室内的工序；在处理室内，利用具有加热器的支承台支承衬底的工序；将支承着衬底的支承台配置于第一位置，在使加热器为打开的状态下，向处理室内供给处理气体、在衬底上形成膜的工序；将膜形成后的衬底从处理室内搬出的工序；将支承台配置于比第一位置更靠近处理室内的顶板部的第二位置，在使加热器为打开的状态下，向处理室内供给反应性气体的工序。

技术领域

本发明涉及半导体器件的制造方法及衬底处理装置。

背景技术

作为半导体器件的制造工序中的一项工序，有时要进行向处理室内的衬底供给处理气体、在衬底上形成膜的成膜处理。

发明内容

进行上述成膜处理时，不仅在衬底上会附着堆积物，在处理室内的部件上也会附着堆积物。该堆积物成为在处理室内产生颗粒(异物)、降低成膜处理的品质的原因之一。本发明的目的在于提供一种能够抑制实施成膜处理后的处理室内产生颗粒的技术。

根据本发明的一个方案，提供一种具有下述工序的技术，所述工序为：

将衬底搬入处理室内的工序；

在所述处理室内，利用具备加热器的支承台支承所述衬底的工序；

将支承所述衬底的所述支承台配置于第一位置，在使所述加热器为打开的状态下，向所述处理室内供给处理气体、在所述衬底上形成膜的工序；

将膜形成后的所述衬底从所述处理室内搬出的工序；

将所述支承台配置于比所述第一位置更靠近所述处理室内的顶板部的第二位置，在使所述加热器为打开的状态下，向所述处理室内供给反应性气体的工序。

根据本发明，能够抑制实施成膜处理后的处理室内产生颗粒。

附图说明

图1是本发明的第一实施方式中优选使用的衬底处理装置在晶片处理时的剖面构成图。

图2是本发明的第一实施方式中优选使用的衬底处理装置在晶片搬送时的剖面构成图。

图3是本发明的第一实施方式中优选使用的衬底处理装置的控制器的结构简图，其是用框图表示控制器的控制系统的图。

图4是表示本发明的第一实施方式的成膜顺序(sequence)中的气体供给定时的图。

图5是表示本发明的第一实施方式的成膜顺序的变形例6中的气体供给定时的图。

图6是表示本发明的其他实施方式的成膜顺序中的气体供给定时的图。

图7(a)是表示使支承台移动到晶片搬送位置的状态的图，(b)是表示使支承台移动到晶片处理位置的状态的图，(c)是表示使支承台移动到堆积物改性位置的状态的图，(d)是表示使支承台移动到清洁位置的状态的图。

图8(a)是表示使支承台移动到过冲(overshoot)位置的状态的图，(b)是例示簇射头的温度变化的图。

图9(a)是表示BTCSM的化学结构式的图，(b)是表示BTCSE的化学结构式的图，(c)是表示TCDMDS的化学结构式的图，(d)是表示DCTMDS的化学结构式的图，(e)是表示MCPMDS的化学结构式的图。

图10(a)是表示环硼氮烷(borazine)的化学结构式的图，(b)是表示环硼氮烷化合物的化学结构式的图，(c)是表示n,n’,n”-三甲基环硼氮烷的化学结构式的图，(d)是表示n,n’,n”-三正丙基环硼氮烷的化学结构式的图。

图11是本发明的其他实施方式中优选使用的衬底处理装置的处理炉的结构简图，其是用纵剖面图表示处理炉部分的图。