[发明专利]一种Flash模数转换电路

权利要求书

1.一种Flash模数转换电路，其特征在于：包括Flash AD转换单元、逻辑时序控制单元和信号检测单元，所述Flash AD转换单元为所述逻辑时序控制单元提供控制信号，所述信号检测单元与所述Flash AD转换单元通过开关连接，所述逻辑时序控制单元为Flash AD转换单元和信号检测单元提供控制信号，所述信号检测单元包括以下部分：采样保持器、模拟减法器、绝对值模块、比较器、过零比较器、数字加/减法器、M位寄存器、N位寄存器、N位输出寄存器以及第一开关、第二开关、第七开关、第八开关、第九开关和第十开关；其中，

所述采样保持器、所述模拟减法器和所述绝对值模块依次电性连接，所述模拟减法器的输出端同时与所述过零比较器连接，所述绝对值模块的输出端与所述比较器的负输入端连接，所述比较器的正输入端输入第一参考信号，比较器的输出端与所述Flash AD转换单元连接，所述Flash AD转换单元的另一端通过所述第七开关连接到所述N位寄存器，通过第八开关连接到所述M位寄存器；所述M位寄存器和所述N位寄存器的输出端连接到所述数字加/减法器，所述数字加/减法器的输出端与所述N位输出寄存器通过第十开关相连，所述N位寄存器还通过所述第九开关直接与所述N位输出寄存器相连；所述第一开关位于所述采样保持器之前，所述第二开关位于所述模拟减法器之前。

2.根据权利要求1所述的Flash模数转换电路，其特征在于：所述比较器的输出为第一控制信号，用来控制所述第七开关、第八开关、第九开关和第十开关，同时也控制着所述Flash AD转换单元中的开关，所述过零比较器的输出为第二控制信号，用来控制所述数字加/减法器。

3.根据权利要求2所述的Flash模数转换电路，其特征在于：所述Flash AD转换单元包括编码器和并联在所述编码器前的2^N个比较器以及连接在第2^M-1比较器的正输入端和第2^M比较器的正输入端之间的第三开关、连接在所述第一参考信号和第2^M-1比较器的正输入端之间的第四开关、连接在第2^M-1比较器的负输入端和第2^M比较器的负输入端之间的第五开关、连接在比较器负输入端与第2^M-1比较器的负输入端之间的第六开关；所述第一参考信号经所述第四开关进入所述第2^M-1比较器的正输入端，第二参考信号进入所述第2^M比较器的正输入端；所述编码器分别通过第七开关、第八开关与所述N位寄存器和所述M位寄存器相连；所述第三开关、第四开关、第五开关和第六开关均由第一控制信号控制。

4.根据权利要求3所述的Flash模数转换电路，其特征在于：M的值小于N的值。

5.根据权利要求4所述的Flash模数转换电路，其特征在于：所述第一参考信号为第二参考信号的1/2^N-M。