[发明专利]一种Flash模数转换电路

说明书

技术领域

本发明涉及电子电路技术领域，尤其涉及一种Flash模数转换电路。

背景技术

在集成电路系统中，A/D转换器是连接模拟系统与数字信号处理系统重要的桥梁，数字信号处理技术在高分辨率图像、高保真音频信号及无线通信领域的广泛应用，使得对基于CMOS工艺的ADC(Analog-to-digital converter，模数转换器)的需求量日益增加，尤其是对高速度、高精度、低功耗、低成本的ADC。Flash AD转换电路优点是电路结构和原理简单，便于实现，转换速度较快，因此得到了广泛的应用。

随着便携式设备和可穿戴设备等应用领域的兴起，应用系统对数据处理速度和低功耗的要求越来越高。模数转换器作为应用系统中连接模拟信号与数字信号的桥梁，是不可或缺的重要组成部分，降低模数转换器的功耗是工程师们一直在努力的方向。另外实际应用系统中的信号一般均为连续变化的缓变信号，因此对于转换速率远高于输出信号频率的情况，ADC的输入模拟信号在两次采样时刻的数值应该相差不大，若出现差值较大的情况则可以认为是噪声，从而加以滤除。图1所示为ADC的输入信号中存在噪声的示意图，其中实线为输入模拟信号，虚线箭头为每次的信号采样，当前后两次采样信号出现较大差值时认为出现了噪声。

前的Flash ADC设计一般都是将电路设计为通用型，没有针对具体的应用场合和应用系统进行设计，因此功耗较高。

发明内容

鉴于Flash ADC对信号转换功耗较高，并且不具有过滤噪声的功能，本发明目的是提供一种Flash模数转换电路，在现有较高精度的ADC基础上，降低功耗，并使ADC自身具有一定的滤噪功能。

一种Flash模数转换电路，包括Flash AD转换单元、逻辑时序控制单元和信号检测单元，所述Flash AD转换单元为所述逻辑时序控制单元提供控制信号，所述信号检测单元与所述Flash AD转换单元通过开关连接，所述逻辑时序控制单元为Flash AD转换单元和信号检测单元提供控制信号，所述信号检测单元包括以下部分：采样保持器、模拟减法器、绝对值模块、比较器、过零比较器、数字加/减法器、M位寄存器、N位寄存器、N位输出寄存器以及第一开关、第二开关、第七开关、第八开关、第九开关和第十开关；其中，所述采样保持器、所述模拟减法器和所述绝对值模块依次电性连接，所述模拟减法器的输出端同时与所述过零比较器连接，所述绝对值模块的输出端与所述比较器的负输入端连接，所述比较器的正输入端输入第一参考信号，比较器的输出端与所述Flash AD转换单元连接，所述Flash AD转换单元的另一端通过所述第七开关连接到所述N位寄存器，通过第八开关连接到所述M位寄存器；所述M位寄存器和所述N位寄存器的输出端连接到所述数字加/减法器，所述数字加/减法器的输出端与所述N位输出寄存器通过第十开关相连，所述N位寄存器还通过所述第九开关直接与所述N位输出寄存器相连；所述第一开关位于所述采样保持器之前，所述第二开关位于所述模拟减法器之前。

在一些情况中，所述比较器的输出为第一控制信号，用来控制所述第七开关、第八开关、第九开关和第十开关，同时也控制着所述Flash AD转换单元中的开关，所述过零比较器的输出为第二控制信号，用来控制所述数字加/减法器。

在另一些情况中，所述第一比较器和所述过零比较器的输出端都连接到所述逻辑时序控制单元，所述逻辑时序控制单元输出第一控制信号和第二控制信号。

所述Flash AD转换单元包括编码器和并联在所述编码器前的2^N个比较器以及连接在第2^M-1比较器的正输入端和第2^M比较器的正输入端之间的第三开关、连接在所述第一参考信号和第2^M-1比较器的正输入端之间的第四开关、连接在第2^M-1比较器的负输入端和第2^M比较器的负输入端之间的第五开关、连接在比较器负输入端与第2^M-1比较器的负输入端之间的第六开关；所述第一参考信号经所述第四开关进入所述第2^M-1比较器的正输入端，所述第二参考信号进入所述第2^M比较器的正输入端；所述编码器分别通过第七开关、第八开关与所述N位寄存器和所述M位寄存器相连；所述第三开关、第四开关、第五开关和第六开关均由第一控制信号控制。

M的值小于N的值。

所述第一参考信号为第二参考信号的1/2^N-M。

本发明具有的有益效果：