[发明专利]一种MTM反熔丝单元结构的制备方法

说明书

技术领域

本发明涉及一种反熔丝单元结构的制备方法，尤其是一种应用在集成电路中体硅CMOS、外延EPI和绝缘体上硅SOI材料上的MTM反熔丝单元结构的制备方法。

背景技术

当前可编程器件的技术主要有三种：基于反熔丝技术、基于Flash技术和基于SRAM技术。反熔丝技术的特征为：在未编程状态下反熔丝单元处于高阻不导通状态，编程过后反熔丝单元则处于低阻导通状态。基于反熔丝技术的可编程器件凭借其集成度高、速度快、可靠性高、非易失性、硬件资源充裕、抗辐射能力强等优点，成为空间领域的主流技术。

对于反熔丝单元，典型的有三种结构：栅氧化层反熔丝单元结构、ONO反熔丝单元结构、MTM反熔丝单元结构。对于深亚微米工艺，栅氧化层反熔丝单元结构，编程电压较低，但小于0.5μm的反熔丝孔编程后电阻离散性大（500欧姆～几兆欧姆）。ONO反熔丝单元结构，编程电压高，使得对编程高压管的耐压要求较高，栅氧化层的厚度至少为35nm，同时ONO反熔丝单元结构的集成度相对MTM反熔丝单元结构较低，导通电阻和寄生电容较大。MTM反熔丝单元结构具有编程电压低，对高压管的耐压要求低，有利于高压器件的抗辐照加固工艺，广泛应用于FPGA和PROM类电子产品。

MTM反熔丝单元由两层电介质层和位于两层电介质层之间的反熔丝介质层构成，再在上层金属到下层金属的通孔上或下形成完整的MTM反熔丝单元结构。其工作原理是编程时在MTM反熔丝单元结构的上下电极之间使用预设的编程电压和编程电流，在很短的编程时间内让反熔丝介质层熔穿，使其具有稳定的电特性导电通道，再根据集成电路需要进行编程形成不同的数据信息。

MTM反熔丝单元结构由于采用反熔丝介质（如硅、硅化合物等），其漏电流随工作电压的增加而变大，当整个集成电路采用大量的MTM反熔丝单元结构，其漏电流将巨幅增加，无法满足集成电路的应用要求，加上反熔丝介质层的淀积工艺存在的离散性，通常情况下集成电路的工作电流大，编程的合格率低。

发明内容

本发明要解决的技术问题是克服现有的技术问题，提供一种MTM反熔丝单元结构的制备方法，增加了漏电隔离层，降低MTM反熔丝单元漏电，使得MTM反熔丝单元在相同编程电压下具有更小的漏电流，最终大大降低MTM反熔丝单元所在集成电路的功耗。

为了解决上述技术问题，本发明提供了如下的技术方案：

本发明一种MTM反熔丝单元结构的制备方法，包括以下步骤：

（1）在基于硅衬底的器件层上进行第一金属间介质材料淀积，形成第一金属间介质层，再在第一金属间介质层上进行下层金属材料淀积，形成下层金属层；

（2）在下层金属层上进行第一阻挡层材料淀积，形成第一阻挡层；

（3）在第一阻挡层上进行第二金属间介质材料淀积，形成第二金属间介质层，第二金属间介质层作为反熔丝介质层和第一阻挡层之间的漏电隔离层；

（4）对第二金属间介质层的左、右及中间部分进行刻蚀；

（5）在第一阻挡层上进行反熔丝介质材料淀积，形成反熔丝介质层；

（6）在反熔丝介质层上进行第二阻挡层材料淀积，形成第二阻挡层；

（7）对反熔丝介质层和下层金属层的左、右两部分进行刻蚀，形成反熔丝单元结构的上电极板和下电极板，刻蚀停止在第一金属间介质层上；反熔丝介质层和下层金属层的左、右两部分中被刻蚀掉的宽度与步骤（4）中第二金属间介质层的左、右两部分中被刻蚀掉的宽度相同。

（8）在步骤（7）中得到的反熔丝单元结构的上电极板上进行第三金属间介质材料淀积，形成第三金属间介质层，再对第三金属间介质层的中间部分进行刻蚀，形成通孔结构，最后在第三金属间介质层上进行上层金属材料淀积，形成上层金属层，对上层金属层进行刻蚀，形成MTM反熔丝单元结构。

进一步地，步骤（3）中得到的作为漏电隔离层的第二金属间介质层中的介质材料为二氧化硅或氧化硅或掺杂二氧化硅的绝缘材料中的一种，漏电隔离层的厚度为10nm~100nm。

进一步地，步骤（5）中得到的反熔丝介质层中的介质材料为非晶硅、多晶硅、硅或二氧化硅中的一种，反熔丝介质层的厚度为30~150nm。

进一步地，步骤（1）中的第一金属间介质材料淀积、步骤（3）中的第二金属间介质材料淀积和步骤（8）中的第三金属间介质材料淀积均采用PECVD法；所述步骤（1）中的下层金属材料淀积、步骤（2）中的第一阻挡层材料淀积、步骤（5）中的反熔丝介质材料淀积、步骤（6）中的第二阻挡层材料淀积和步骤（8）中的上层金属材料淀积均采用磁控溅射法。