[发明专利]时钟生成电路

权利要求书

1.一种时钟生成电路，其特征在于，具备：

电压控制振荡电路，包含环状连接多个差分反相电路的环形振荡器；和

相位控制电路，向所述多个差分反相电路中的各个差分反相电路提供相位控制信号，以在预定期间将所述多个差分反相电路中属于第一组的差分反相电路以外的属于第二组的差分反相电路的输出控制为第一状态或第二状态，

其中，属于所述第二组的差分反相电路在所述第一状态下基于所述相位控制信号从第一差分输出端输出第一逻辑信号，并且从第二差分输出端输出第二逻辑信号；

属于所述第二组的差分反相电路在所述第二状态下基于所述相位控制信号从所述第一差分输出端输出所述第二逻辑信号，并且从所述第二差分输出端输出所述第一逻辑信号。

2.根据权利要求1所述的时钟生成电路，其特征在于，

所述相位控制电路将属于所述第一组的差分反相电路的输出在所述预定期间控制为第三状态，

属于所述第一组的差分反相电路在所述第三状态下对连接于前一级的差分反相电路的输出进行逻辑非运算，并将该逻辑非运算的结果输出到下一级的差分反相电路。

3.根据权利要求2所述的时钟生成电路，其特征在于，

所述多个差分反相电路还分别具备：

第一反相电路，对输入到第一差分输入端的差分时钟中的一个进行逻辑非运算，并将该逻辑非运算的结果从所述第二差分输出端输出；和

第二反相电路，对输入到第二差分输入端的差分时钟中的另一个进行逻辑非运算，并将该逻辑非运算的结果从所述第一差分输出端输出。

4.根据权利要求2所述的时钟生成电路，其特征在于，

所述多个差分反相电路还分别具备：

第一电流路径，连接在所述第一差分输出端与第一电源线之间；和

第二电流路径，连接在所述第二差分输出端与所述第一电源线之间，

其中，所述第一电流路径和第二电流路径在对应的所述差分输出端输出所述第一逻辑信号的情况下导通。

5.根据权利要求2所述的时钟生成电路，其特征在于，

所述多个差分反相电路还分别具备：

第一电流路径，连接在所述第一差分输出端与第二电源线之间；

第二电流路径，连接在所述第二差分输出端与所述第二电源线之间，

其中，所述第一电流路径和第二电流路径在对应的所述差分输出端输出所述第二逻辑信号的情况下导通。

6.根据权利要求1所述的时钟生成电路，其特征在于，

所述相位控制电路在所述预定期间以与所述电压控制振荡电路输出的第一差分时钟的周期成比例的预定的周期将属于所述第二组的差分反相电路的输出控制为所述第一状态或所述第二状态。

7.根据权利要求1所述的时钟生成电路，其特征在于，

所述相位控制电路将具有所述多个差分反相电路的每一个与所述第一状态和所述第二状态之间的对应关系的信息的粗相位控制信号、以及具有所述预定期间的信息的脉冲波形的细相位控制信号输出到所述电压控制振荡电路，

所述电压控制振荡电路在所述细相位控制信号的脉冲波形的上升沿或下降沿，在相当于所述细相位控制信号的脉冲宽度的所述预定期间，将所述多个差分反相电路的输出分别确定为根据所述对应关系的所述第一状态或所述第二状态。

8.根据权利要求7所述的时钟生成电路，其特征在于，

所述相位控制电路具备：

相位设定电路，基于由外部要求的、所述电压控制振荡电路输出的第一差分时钟的相位的调整角度，确定与所述多个差分反相电路的每一个输出的差分时钟的相位差相关的细相位设定；

差分延迟控制电路，将根据所述细相位设定的第一延迟时间设置于第二差分时钟，并作为第三差分时钟输出；

延迟电路，对所述第三差分时钟设置与所述脉冲宽度对应的第二延迟时间，并作为第四差分时钟输出；以及

逻辑电路，生成根据所述第三差分时钟和所述第四差分时钟的所述细相位控制信号，并将所述细相位控制信号输出到所述电压控制振荡电路。