[发明专利]时钟生成电路

说明书

本发明提供的时钟生成电路能够以低功耗、高精度降低控制电路对时钟的振荡频率带来的影响，并且能够调整时钟的相位。本发明的时钟生成电路具备包含环状连接多个差分反相电路的环形振荡器的电压控制振荡电路，和将该多个差分反相电路中属于第一组的差分反相电路以外的属于第二组的差分反相电路的输出在预定期间控制为第一状态或第二状态的相位控制电路，其中，属于该第二组的差分反相电路在该第一状态下分别从第一差分输出端输出第一逻辑信号、从第二差分输出端输出第二逻辑信号，属于该第二组的差分反相电路在该第二状态下分别从该第一差分输出端输出该第二逻辑信号、从该第二差分输出端输出该第一逻辑信号。

技术领域

本发明涉及时钟生成电路。特别涉及电压控制振荡电路。

背景技术

以往，为了生成具有预定频率的时钟，通常使用具备电压控制振荡电路(VCO：Voltage Controlled Oscillator)的时钟生成电路。电压控制振荡电路是根据从外部输入的电位来控制时钟的振荡频率的电路。时钟生成电路在用于对特定功能专门化的半导体集成电路(例如，ASIC：Application Specific Integrated Circuit、ASSP：ApplicationSpecific Standard Product)的情况下，典型地大多要求可变整时钟的相位。因为在信息家电和/或汽车电子这样的大多数领域中需要这样的半导体集成电路，所以可变整时钟的相位的时钟生成电路在近年来的信息化社会中发挥重大作用。

作为可变整时钟的相位的时钟生成电路，已有具备环形电压控制振荡电路的时钟生成电路。环形电压控制振荡电路通过环状连接多个反相器而构成。环形电压控制振荡电路基于从外部施加的电压以频率值进行振荡，并从各差分反相器输出相位各不相同的时钟。具备这样的环形电压控制振荡电路的时钟生成电路通过将各差分反相电路输出的相位各不相同的时钟中的任一个利用多路复用器选择输出来输出具有任意相位的时钟。

例如，下述专利文献1公开了具备扩频功能的时钟发生器。下述专利文献1中公开的时钟发生器的特征在于，具备：多相时钟发生单元，基于基准时钟信号与反馈时钟信号的相位差生成多相的时钟信号并输出相位相邻的两个时钟信号；调制波形数据存储单元，存储用于调频的相位阶跃阶段性变化的调制波形数据；校正单元，输出校正上述调制波形数据的各相位阶跃的相位的相位校正数据；基于上述相位校正数据和调制波形数据对上述两个时钟信号间的相位进行插值；相位插值单元，生成经插值的时钟信号并将插值后的时钟信号提供给上述多相时钟发生单元。

另外，例如，下述专利文献2公开了数字DLL(Delay Locked Loop：延迟锁相环)电路。下述专利文献2中公开的数字DLL电路的特征在于，具备：保持延迟目标值的寄存器、振荡器、为了决定测定周期而对外部的基准时钟或上述振荡器的振荡输出进行计数的第一计数器、在每个由上述第一计数器确定的一个测定周期对上述振荡器的振荡输出或外部的基准时钟进行计数的第二计数器、数字控制的可变延迟电路、基于上述第一计数器的计数值对上述第一计数器和上述第二计数器进行复位、启动、进一步根据需要停止的控制，对上述第二计数器的计数值和上述寄存器的延迟目标值进行数字运算，将该运算结果作为延迟控制值提供给上述可变延迟电路的控制电路。

现有技术文献

专利文献

专利文献1：日本特开2010-206344号公报

专利文献2：日本特开2007-228043号公报

发明内容

技术问题