[发明专利]全包围栅极鳍形半导体器件制备方法在审
| 申请号： | 201510435443.8 | 申请日： | 2015-07-22 |
| 公开（公告）号： | CN104979216A | 公开（公告）日： | 2015-10-14 |
| 发明（设计）人： | 黄秋铭 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/10;H01L29/423 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 智云 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 包围 栅极 半导体器件 制备 方法 | ||
1.一种全包围栅极鳍形半导体器件制备方法，其特征在于包括：
第一步骤，提供衬底，在所述衬底上形成具有翅片结构硅基体，该翅片结构硅基体包含源极结构、漏极结构以及位于所述源极结构和漏极结构之间的鳍形沟道结构；
第二步骤，形成氧化物层以覆盖半导体基体，将氧化物层化学机械磨平露出鳍形沟道结构；
第三步骤，对露出的鳍形沟道结构进行掺杂外延以在鳍形沟道结构上形成外延层；
第四步骤，利用外延层部分地去除氧化物层，以减薄氧化物层；
第五步骤，部分地蚀刻掉由于氧化物层的减薄而暴露的鳍形沟道结构，使得外延层成为悬空于衬底上方的沟道结构。
2.根据权利要求1所述的全包围栅极鳍形半导体器件制备方法，其特征在于还包括：
第六步骤，在作为沟道结构的外延层的外周依次沉积高介电常数材料层和金属材料层。
3.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于还包括：
第六步骤，在作为沟道结构的外延层的外周依次沉氧化层和沉积多晶硅。
4.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于，所述翅片结构硅基体由单晶硅构成。
5.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于，所述翅片结构硅基体由锗硅或碳硅构成。
6.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于，在第六步骤，通过原子层沉积高介电常数材料层。
7.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于，在第六步骤，通过溅射沉积金属材料层。
8.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于，所述氧化物层的材料为氧化物硅。
9.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于，在第二步骤中，通过化学气相沉积形成所述氧化物层。
10.根据权利要求1或2所述的全包围栅极鳍形半导体器件制备方法，其特征在于，外延层的掺杂类型是锗掺杂或碳掺杂。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510435443.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：基板处理装置及基板保持构件
- 下一篇：一种半导体器件及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
