[发明专利]高压金属氧化物半导体器件及其形成方法

说明书

技术领域

本说明书涉及减少由热载流子注入引起的器件性能退化。具体地，本说明书涉及减少高压金属氧化物半导体(HVMOS)器件中，例如在高压应用中使用的横向扩散(LD)HVMOS器件中，由热载流子注入引起的器件性能的退化。

背景技术

当使用半导体工艺设计和制备高压金属氧化物半导体(HVMOS)晶体管器件(例如横向扩散(LD)HVMOS器件)时，一个关注的焦点是在给定晶体管的特定导通电阻(R_dson)和击穿电压(BV)之间取得可接受的折衷。由于还期望在不导致给定LDMOS器件的器件性能特征显著退化的情况下缩小器件的尺寸和相应的晶粒(芯片)尺寸，所以要实现这种折衷并不容易，而器件性能特征的退化可起因于器件设计方面并且由在开发工艺的过程中为给定半导体工艺选择的处理参数(例如掺杂度)而引起。

例如，对于某些LDMOS器件来说，热载流子(HC)退化是一种可靠性方面的限制，不仅会受到器件设计的影响，也会受到某些半导体制造工艺参数的影响。例如，可通过增加LDMOS器件(例如HVNMOS)的漂移区中的掺杂浓度或通过缩小器件的漂移区的长度(横向长度)来减小R_dson。当R_dson减小时，这些变化可导致对应的HVNMOS器件的漂移区中有更高的横向电场，并且因此可增大给定时间内该HVNMOS器件中出现的HC退化量。例如，一些LDHVNMOS器件可经历如线性区域漏极电流(I_dlin)减少(例如由R_dson的增大引起)所示的显著的HC退化，使得这些LDHVNMOS器件的可靠性寿命(例如器件可处在最恶劣的操作情况下并且仍满足器件的性能规范的时间长度)可为相当于大约一个小时。在其他器件中，HC退化可由除I_dlin/R_dson之外的器件参数示出，例如阈值电压(V_th)和/或漏极饱和电流(I_dsat)。用于确定HC退化量的特定参数将取决于特定的具体实施。

发明内容

在一般方面，高压金属氧化物半导体(HVMOS)器件可包括设置在HVMOS器件的沟道区上的第一栅极电介质层和设置在HVMOS器件的漂移区的至少一部分上的第二栅极电介质层，其中漂移区邻近沟道区横向设置。第二栅极电介质层的厚度可大于第一栅极电介质层的厚度。

具体实施可包括下列一个或多个特征。例如，HVMOS器件可包括设置在第一栅极电介质层和第二栅极电介质层上的栅电极。HVMOS器件可包括邻近沟道区横向设置的源区。HVMOS器件可包括场氧化物(FOX)层，其中FOX层的至少一部分邻近漂移区横向设置。HVMOS器件可包括漏极区，其中漏极区的至少一部分邻近FOX层横向设置。第二栅极电介质层的至少一部分可设置在FOX层上。

第一栅极电介质层可具有小于或等于115埃的厚度。第二栅极电介质层可具有小于或等于560埃的厚度。沟道区可具有在0.1微米(μm)到1.0μm的范围内的横向宽度。漂移区可具有在0.2μm到3.0μm的范围内的横向宽度。第二栅极电介质层的竖向边缘可与沟道区横向隔开在0μm到1.0μm的范围内的距离。

在另一一般方面，高压金属氧化物半导体(HVMOS)器件可包括设置在HVMOS器件的沟道区上的第一栅极电介质层；设置在HVMOS器件的漂移区的至少一部分上的第二栅极电介质层，其中漂移区邻近沟道区横向设置；以及设置在第二栅极电介质层的至少一部分上的第三栅极电介质层。第二栅极电介质层的厚度可大于第一栅极电介质层的厚度。第三栅极电介质层的厚度可大于第二栅极电介质层的厚度。

具体实施可包括下列一个或多个特征。例如，HVMOS器件可包括设置在第一栅极电介质层、第二栅极电介质层和第三栅极电介质层上的栅电极。HVMOS器件可包括邻近沟道区横向设置的源区。HVMOS器件可包括场氧化物(FOX)层，其中FOX层的至少一部分邻近漂移区横向设置。HVMOS器件可包括漏极区，其中漏极区的至少一部分邻近FOX层横向设置。第二栅极电介质层的至少一部分和第三栅极电介质层的至少一部分可设置在FOX层上。

第一栅极电介质层可具有小于或等于115埃的厚度。第二栅极电介质层可具有小于或等于600埃的厚度。第三栅极电介质层可具有小于或等于2000埃的厚度。