[发明专利]制造碳化硅半导体器件的方法

说明书

技术领域

本发明涉及一种制造碳化硅半导体器件的方法，尤其涉及一种制造包括形成栅极绝缘膜的步骤的碳化硅半导体器件的方法。

背景技术

近年来，为了实现高击穿电压、低损耗和在高温环境下使用半导体器件，已开始采用碳化硅作为半导体器件的材料。碳化硅是一种带隙大于硅的宽带隙半导体，硅通常已被广泛地用作为半导体器件的材料。因此，通过采用碳化硅作为半导体器件的材料，该半导体器件能具有高击穿电压、减少的导通电阻等。而且，与采用硅作为其材料的半导体器件相比，采用碳化硅作为其材料的半导体器件具有甚至在高温环境下不恶化的特性。

使用碳化硅的MOSFET(金属氧化物半导体场效应晶体管)具有高于使用硅的MOSFET的介电击穿电阻。因此，在使用碳化硅的MOSFET中，施加到栅极绝缘膜的电压高于使用硅的MOSFET中的电压。例如，根据日本专利特开No.2010-245389中描述的碳化硅MOSFET，提供了突出到JFET(结型场效应晶体管)区的阱区。

此外，日本专利特开No.2013-247252中描述的碳化硅MOSFET，具有其中在衬底上密集地布置六边形单元的结构，并具有耦合部分，该耦合部分用于在n型反向注入区下面的位置，将某一单元的p型层的拐角部分和与前述单元相邻的单元的p型层的拐角部分彼此耦合。

发明内容

根据日本专利特开No.2010-245389中描述的碳化硅MOSFET，在一定程度上缓和了施加到栅极绝缘膜的电场。然而，从重叠多边形单元的顶点的位置到体区的距离长于从两个相邻顶点的中间的位置到体区的距离。因此，耗尽层从体区有效地扩散到重叠多边形单元的顶点的位置需要时间，因此使得难以充分地缓和施加到在重叠多边形单元的顶点的位置上的栅极绝缘膜的部分的电场。

而且，根据日本专利特开No.2013-247252中描述的碳化硅MOSFET，p型基区通过外延生长法形成。这导致了复杂的碳化硅MOSFET的制造过程。

本发明的一个实施例的目的在于，提供一种用于通过简单工艺的方式制造实现缓和栅极绝缘膜中的电场集中的碳化硅半导体器件的方法。

根据本发明一个实施例的制造碳化硅半导体器件的方法包括以下步骤。制备具有主表面的碳化硅衬底。在碳化硅衬底的主表面上形成栅极绝缘膜。当在垂直于主表面的方向上看时，碳化硅衬底包括每个都具有多边形外形并且共享多边形的一个边的第一单元区和第二单元区。第一单元区具有第一源极区、第一体区和第一漂移区，第一源极区具有第一导电类型，第一体区包围第一源极区，第一体区具有不同于第一导电类型的第二导电类型，当在垂直于主表面的方向上看时，第一体区具有多边形的外形，第一漂移区具有第一导电类型，第一漂移区通过第一体区与第一源极区分开。第二单元区具有第二源极区、第二体区和第二漂移区，第二源极区具有第一导电类型，第二体区包围第二源极区，第二体区具有第二导电类型，当在垂直于主表面的方向上看时，第二体区具有多边形的外形，第二漂移区具有第一导电类型，第二漂移区通过第二体区与第二源极区分开，第二漂移区在多边形的该一个边处被连接到第一漂移区。当在垂直于主表面的方向上看时，碳化硅衬底具有设置为包括该一个边的端部、第一体区的最靠近该端部的顶点和第二体区的最靠近该端部的顶点的连接区，连接区被电连接到第一体区和第二体区，连接区具有第二导电类型。当在平行于主表面的方向上看时，第一漂移区和第二漂移区被设置在栅极绝缘膜和连接区之间。在形成栅极绝缘膜的步骤中，与第一源极区、第一体区、第一漂移区、第二源极区、第二体区和第二漂移区相接触地在主表面上形成栅极绝缘膜。连接区、第一体区和第二体区通过离子注入形成。

当结合附图时，从本发明的下面的详细描述，本发明的上述和其它目的、特征、方面及优势将变得更加明显。

附图说明

图1是根据本发明的一个实施例的碳化硅半导体器件的示意纵向截面图，并且对应于沿图3的折线I-I得到的截面图。

图2是根据本发明的实施例的碳化硅半导体器件的示意纵向截面图，并且对应于沿图3的线II-II得到的截面图。

图3是示出根据本发明的实施例的碳化硅半导体器件的碳化硅衬底的第一实例的示意横向截面图，并且对应于沿图1的线III-III得到的截面图。

图4是在省略阴影线的情况下示出根据本发明的实施例的碳化硅半导体器件的碳化硅衬底的第一实例的示意横向截面图，并且对应于沿图1的线IV-IV得到的截面图。

图5是图4的区域V的放大图。