[发明专利]一种移位寄存器及驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一电容、以及第二电容，其特征在于，还包括触发信号输入端、第一时钟信号端、第二时钟信号端、第一电平信号端、第二电平信号端和输出端；

其中，所述第一晶体管的控制端电连接所述第五晶体管的第二极和第六晶体管的第二极，所述第一晶体管的第一极电连接第二电平信号端，所述第一晶体管的第二极电连接所述输出端；

所述第二晶体管的控制端电连接所述第三晶体管的第二极和第四晶体管的第二极，所述第二晶体管的第一极电连接所述第一电平信号端，所述第二晶体管的第二极电连接所述输出端；

所述第三晶体管的控制端电连接所述第五晶体管的第二极和第六晶体管的第二极，所述第三晶体管的第一极电连接所述第二电平信号端；

所述第四晶体管的控制端电连接所述第一时钟信号端，第一极电连接所述第一电平信号端；

所述第五晶体管的控制端电连接所述第八晶体管的第二极，所述第五晶体管的第一极电连接所述第二电平信号端；

所述第六晶体管的控制端电连接所述第七晶体管的第二极和所述第九晶体管的第二极，所述第六晶体管的第一极电连接所述第二时钟信号端；

所述第七晶体管的控制端电连接所述第八晶体管的第二极，所述第七晶体管的第一极电连接所述第一时钟信号端；

所述第八晶体管的控制端电连接所述第一时钟信号端，第一极电连接所述触发信号输入端；

所述第九晶体管的控制端电连接所述第一时钟信号端，第一极电连接所述第一电平信号端；

所述第一电容的第一极电连接所述第二电平信号端，第二极电连接所述第五晶体管的控制端和所述第七晶体管的控制端；

所述第二电容的第一极电连接所述第二时钟信号端，第二极电连接至所述第二晶体管的控制端和所述第四晶体管的第二极之间；

所述触发信号输入端接收高电平触发信号，所述移位寄存器的输出端输出高电平扫描信号。

2.根据权利要求1所述的移位寄存器，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管全部采用P型晶体管，所述第一电平信号端为低压维持端，所述第二电平信号端为高压维持端；或者，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管全部采用N型晶体管，所述第一电平信号端为高压维持端，所述第二电平信号端为低压维持端。

3.根据权利要求1所述的移位寄存器，其特征在于，包括第十晶体管和第十一晶体管，所述第十晶体管的控制端电连接所述第五晶体管的第二极和第六晶体管的第二极，所述第十晶体管的第一极电连接所述第二电平信号端，所述第十晶体管的第二极电连接所述第二晶体管的控制端；

所述第十一晶体管的控制端电连接所述第一电平信号端，所述第十一晶体管的第一极电连接所述第三晶体管的第二极和第四晶体管的第二极，所述第十一晶体管的第二极电连接所述第二晶体管的控制端。

4.根据权利要求3所述的移位寄存器，其特征在于，包括第三电容，所述第三电容的第一极电连接所述输出端，所述第三电容的第二极电连接所述第二晶体管的控制端。

5.根据权利要求3所述的移位寄存器，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管全部采用P型晶体管，所述第一电平信号端为低压维持端，所述第二电平信号端为高压维持端；或者，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管全部采用N型晶体管，所述第一电平信号端为高压维持端，所述第二电平信号端为低压维持端。