[发明专利]一种移位寄存器及驱动方法、栅极驱动电路

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器及驱动方法、栅极驱动电路。

背景技术

液晶显示技术的快速发展，迫使液晶面板生产企业不仅需要考虑液晶面板的性能、成本，而且需要考虑液晶面板的美观度。为了利于液晶面板的窄边框设计，相关技术人员将栅极驱动电路设置在液晶面板的边缘，而且，栅极驱动电路包括多个逐级串联的移位寄存器。

图1为现有技术中比较常见的一种移位寄存器的电路结构图。如图1所示，移位寄存器包括移位寄存单元11和反相单元12，移位寄存单元11的输入端IN输入的触发信号为低电平信号，即移位寄存单元11是由低电平触发，为实现栅极驱动电路的功能，需要在移位寄存单元11的后端设置三个级联的反相器单元12，因此，栅极驱动电路使用的晶体管和电容的数量较多，导致栅极驱动电路所占版图面积较大，这不利于窄边框设计。更重要的是，前级移位寄存器是通过单独设置的NEXT信号传递到后级移位寄存器，这增加了上下级移位寄存器之间布线的复杂性，同样不利于窄边框设计。

发明内容

本发明提供一种移位寄存器及驱动方法、栅极驱动电路，以解决现有技术的问题。

第一方面，本发明提供一种移位寄存器，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第一电容、第二电容，以及触发信号输入端、第一时钟信号端、第二时钟信号端、第一电平信号端、第二电平信号端和输出端；

其中，所述第一晶体管的控制端电连接所述第五晶体管的第二极和第六晶体管的第二极，第一极电连接第二电平信号端，第二极电连接所述输出端；

所述第二晶体管的控制端电连接所述第三晶体管的第二极和第四晶体管的第二极，第一极电连接所述第一电平信号端，第二极电连接所述输出端；

所述第三晶体管的控制端电连接所述第五晶体管的第二极和第六晶体管的第二极，第一极电连接所述第二电平信号端；

所述第四晶体管的控制端电连接所述第一时钟信号端，第一极电连接所述第一电平信号端；

所述第五晶体管的控制端电连接所述第八晶体管的第二极，第一极电连接所述第二电平信号端；

所述第六晶体管的控制端电连接所述第七晶体的第二极和所述第九晶体管的第二极，第一极电连接所述第二时钟信号端；

所述第七晶体管的控制端电连接所述第八晶体管的第二极，第一极电连接所述第一时钟信号端；

所述第八晶体管的控制端电连接所述第一时钟信号端，第一极电连接所述触发信号输入端；

所述第九晶体管的控制端电连接所述第一时钟信号端，第一极电连接所述第一电平信号端；

所述第一电容的第一极电连接所述第二电平信号端，第二极电连接所述第五晶体管的控制端和所述第七晶体管T7的控制端；

所述第二电容的第一极电连接所述第二时钟信号端，第二极电连接所述第二晶体管的控制端和所述第四晶体管的第二极之间；

所述触发信号输入端接收高电平触发信号，所述移位寄存器的输出端输出高电平信号。

第二方面，本发明提供的一种针对上述移位寄存器的驱动方法，所述移位寄存器在一个工作周期内的运行状况为：

在第一时刻，所述触发信号输入端输入低电平，所述移位寄存器输出端输出低电平；

在第二时刻，所述触发信号输入端输入低电平，所述移位寄存器输出端输出低电平；

在第三时刻，所述触发信号输入端输入高电平，所述移位寄存器输出端输出低电平；

在第四时刻，所述触发信号输入端输入低电平，所述移位寄存器输出端输出高电平；

在第五时刻，所述触发信号输入端输入低电平，所述移位寄存器输出端输出低电平。

第三方面，本发明提供的一种栅极驱动电路，包括第一时钟信号发生器、第二时钟信号发生器以及N级逐级串联的移位寄存器，其中，N为正整数；

每一所述移位寄存器的第一时钟信号端CLK1和第二时钟信号端CLK2分别电连接所述第一时钟信号发生器和所述第二时钟信号发生器，所述第一时钟信号发生器和所述第二时钟信号发生器输出的时钟信号反相；

第1级移位寄存器的触发信号输入端接收触发信号，第M级移位寄存器的触发信号输入端电连接所述第M-1级移位寄存器的输出端，其中，M为大于等于2且小于等于n的正整数。