[发明专利]用于异步FIFO电路的方法和设备

权利要求书

1.一种异步先入先出电路即异步FIFO电路，所述FIFO电路包括：

耦合于写数据路径和读数据路径的数据存储器，所述数据存储器经配置接收写时钟和读时钟；

FIFO写指针计数器，所述FIFO写指针计数器经配置接收写使能信号和所述写时钟，所述FIFO写指针计数器经配置向所述数据存储器提供FIFO写指针信号；

FIFO读指针计数器，所述FIFO读指针计数器经配置接收读使能信号和所述读时钟，所述FIFO读指针计数器经配置向所述数据存储器提供FIFO读指针信号；和

控制电路，所述控制电路经配置接收所述写使能信号、所述读使能信号、所述FIFO写指针信号、所述FIFO读指针信号、所述写时钟和所述读时钟，所述控制电路经配置当所述数据存储器为满时生成存储器满信号，以及当所述数据存储器为空时生成存储器空信号；

其中，所述控制电路还包括置位-清零寄存器组，所述置位-清零寄存器组经配置接收所述写使能信号、所述读使能信号、所述FIFO写指针信号、所述FIFO读指针信号、所述写时钟和所述读时钟，并且所述置位-清零寄存器组经配置响应于所述写使能信号和所述FIFO写指针信号写入一组状态位，并且其中，所述置位-清零寄存器组经配置响应于所述读使能信号和所述FIFO读指针信号清零所述一组状态位。

2.根据权利要求1所述的异步FIFO电路，其中，所述数据存储器具有2^N行，并且所述2^N行中的每一行经配置存储M位，M和N是整数。

3.根据权利要求2所述的异步FIFO电路，其中，所述置位-清零寄存器组具有2^N行，并且所述2^N行中的每一行经配置存储所述一组状态位中的状态位。

4.根据权利要求3所述的异步FIFO电路，其中：

所述FIFO写指针计数器经配置存储当前写地址，并且所述FIFO写指针信号经配置指定所述数据存储器中对应于所述当前写地址的行；以及

所述FIFO读指针计数器经配置存储当前读地址，并且所述FIFO读指针信号经配置指定所述数据存储器中对应于所述当前读地址的行。

5.根据权利要求1所述的异步FIFO电路，其中，所述FIFO写指针计数器经配置接收所述存储器满信号，并且所述FIFO读指针计数器经配置接收所述存储器空信号。

6.根据权利要求1所述的异步FIFO电路，其中，当所述写使能信号被断言并且所述数据存储器未满时，所述FIFO写指针信号在所述写时钟的正边沿或负边沿中的一个处递增。

7.根据权利要求1所述的异步FIFO电路，其中，当所述读使能信号被断言并且所述数据存储器不为空时，所述FIFO读指针信号在所述读时钟的正边沿或负边沿中的一个处递增。

8.根据权利要求4所述的异步FIFO电路，其中，在所述数据存储器上执行的写操作与所述写时钟同步，并且在所述数据存储器上执行的读操作与所述读时钟同步，并且其中，所述写时钟与所述读时钟异步。

9.根据权利要求8所述的异步FIFO电路，其中，在所述写操作期间：

所述写使能信号经配置被断言；

所述FIFO写指针信号经配置指定所述数据存储器中的2^N行中对应于所述当前写地址的行；

在所述写数据路径上接收的数据被存储在所述数据存储器中的2^N行中的所述行中；

所述置位-清零寄存器组经配置在所述置位-清零寄存器组中的2^N行中的行中写入所述状态位；并且

递增所述FIFO写指针信号以指定所述数据存储器中的2^N行中对应于下一个写地址的下一行。