[发明专利]用于异步FIFO电路的方法和设备

说明书

本发明涉及用于异步FIFO电路的方法和装置。本发明提供一种异步FIFO电路，该FIFO电路包括耦合于写数据路径和读数据路径的数据存储器。数据存储器接收写时钟和读时钟。FIFO写指针计数器接收写使能信号和写时钟。FIFO写指针计数器向数据存储器提供FIFO写指针信号。FIFO读指针计数器接收读使能信号和读时钟。FIFO读指针计数器向数据存储器提供FIFO读指针信号。控制电路接收写使能信号、读使能信号、FIFO写指针信号、FIFO读指针信号、写时钟和读时钟。当数据存储器为满时，控制电路生成存储器满信号，并且当数据存储器为空时，控制电路生成存储器空信号。

相关申请的交叉引用

本申请要求于2014年7月31日提交的印度临时专利申请No.3755/CHE/2014的优先权，其全部内容通过引用并入本文。

技术领域

本公开主要涉及数据存储和检索，并且更具体涉及异步FIFO(先进先出)电路。

背景技术

与存储器存储单元相关联的数字逻辑电路能够与一个或更多个其他装置记录数据传输、命令或任何其他信息(称为“数据包”)。将数据包插入存储器存储单元与从存储器存储单元提取数据包之间的数据传输率能够不同。

异步FIFO(先进先出)电路提供在工作频率明显不同的两个独立机器之间进行读写操作的重要数据缓冲功能。异步FIFO电路广泛用于在发送器和接收器工作在不同频率和时序时的数据传输同步。

FIFO电路具有数据存储器，该数据存储器具有多个可寻址位置。FIFO电路中的读写操作分别利用读指针和写指针来执行。在每个数据包插入数据存储器之后，写指针增加并指向存储器存储单元的后续地址位置。在从存储器存储单元提取每个数据包之后，读指针类似地增加并指向数据存储器的后续地址位置。

比较读指针和写指针以跟踪数据存储器的占用率。基于该比较，生成诸如“存储器满”或“存储器空”的信号以分别指示是否继续数据包插入或提取操作。如果数据存储器为满，则关联电路执行的数据包插入操作将停止其写操作/数据包插入。类似地，如果数据存储器为空，则关联电路将停止读操作/数据包提取。

在常规异步FIFO电路中，比较器用于比较读指针和写指针。具有更大“深度”的数据存储器的FIFO电路，读指针、写指针和比较器的大小按比例增加。随着比较器大小的增加，插入和提取数据率进一步减小。这降低工作频率(读时钟和写时钟的频率)，从而降低系统的吞吐率。

生成“存储器满”和“存储器空”信号需要分别同步读时钟域和写时钟域中的写指针和读指针。二进制到格雷码和格雷码到二进制转换器用于在同步写指针和读指针时最小化故障或避免亚稳态状况。每当任何触发器违背建立时间和保持时间时，其进入其输出不可预测的状态，这个状态称为亚稳态。亚稳态表示当读时钟和写时钟工作范围非常接近时的潜在故障状况。

发明内容

本发明内容符合37C.F.R.§1.73，要求本发明的发明内容简要指出本发明的性质和实质。应当理解，本发明内容不会被用于解释或限制本权利要求的范围或含义。

一个实施例提供异步FIFO(先入先出)电路。异步的FIFO电路包括耦合于写数据路径和读数据路径的数据存储器。数据存储器接收写时钟和读时钟。FIFO写指针计数器接收写使能信号和写时钟。FIFO写指针计数器向数据存储器提供FIFO写指针信号。

FIFO读指针计数器接收读使能信号和读时钟。FIFO读指针计数器向数据存储器提供FIFO读指针信号。控制电路接收写使能信号、读使能信号、FIFO写指针信号、FIFO读指针信号、写时钟和读时钟。当数据存储器为满时，控制电路生成存储器满信号，当数据存储器为空时，控制电路生成存储器空信号。

其他方面和示例性实施例在后面的附图和具体实施方式中提供。

附图说明