[发明专利]半导体存储器件的字线驱动器电路

说明书

一种字线驱动器电路，可以包括：第一有源区；第二有源区，在第一方向上与第一有源区间隔开，并在基本上垂直于第一方向的第二方向上与第一有源区间隔开；第一接触，形成在第一有源区和第二有源区中的每个的两端；第二接触，在第一有源区和第二有源区中形成在第一接触之间；以及栅极区，沿直线位于形成在第一有源区的第二端上的第一接触与第二接触之间以及形成在第二有源区的第一端上的第一接触与第二接触之间，逆时针围绕形成在第一有源区中的第二接触的部分，并顺时针围绕形成在第二有源区中的第二接触的部分。

相关申请的交叉引用

本申请要求于2014年12月19日提交的第10-2014-0183747号韩国专利申请的优先权，该韩国专利申请通过引用全部合并于此。

技术领域

本发明的示例性实施例涉及一种半导体存储器件，更具体地讲，涉及一种包括用于驱动字线的字线驱动器电路的半导体存储器件。

背景技术

图1是示出已知字线驱动器电路的电路图。

参见图1，字线驱动器电路包括第一字线驱动器110至第四字线驱动器140。字线驱动器电路包括PMOS晶体管区150，PMOS晶体管区150包括第一PMOS晶体管P1至第四PMOS晶体管P1。

第一字线驱动器110包括第一PMOS晶体管P1、NMOS晶体管N1_1和NMOS晶体管N1_2，第一PMOS晶体管P1用于响应于主字线信号MWLB将第一字线信号WL1上拉至第一子字线选择信号FX1的电平，NMOS晶体管N1_1用于响应于主字线信号MWLB将第一字线信号WL1下拉至地电压电平，NMOS晶体管N1_2用于响应于第一反相子字线选择信号FXB1将第一字线信号WL1下拉至地电压电平。主字线信号MWLB是经由主字线传输的存储单元驱动信号。第一字线信号WL1是用于驱动子字线的信号。第一子字线选择信号FX1是基于地址信息而具有特定电压电平的信号，其中，地址信息选择子字线。

第一PMOS晶体管P1具有接收主字线信号MWLB的栅极、接收第一子字线选择信号FX1的源极和连接至输出线的漏极，其中，输出线用于输出已被上拉至第一子字线选择信号FX1的电平的信号来作为第一字线信号WL1。

第二字线驱动器120至第四字线驱动器140具有与第一字线驱动器110相同的配置。

第一字线驱动器110至第四字线驱动器140分别响应于主字线信号MWLB和第一子字线选择信号FX1至第四子字线选择信号FX4来激活第一字线信号WL1至第四字线信号WL4。

图2是示出在图1中示出的PMOS晶体管区150的布置的布置图。

参见图2，PMOS晶体管区150包括第一PMOS晶体管至第四PMOS晶体管(图1中的P1至P4)。第一PMOS晶体管P1至第四PMOS晶体管P4包括相应的第一有源区210至第四有源区240、公共栅极区250和相应的第一金属线M1至第四金属线M4。

第一有源区210至第四有源区240在第一方向D1上以特定间隔彼此间隔开。

源极区SA形成在第一有源区210至第四有源区240中的每个的两端。源极接触SC形成在源极区SA中。源极接触SC连接至金属线(未示出)且被提供第一子字线选择信号至第四子字线选择信号(图1中的FX1至FX4)。源极接触SC将金属线(未示出)与源极区SA电连接。

漏极区DA在第一有源区210至第四有源区240中形成在源极区SA之间，其中，源极区SA形成在第一有源区210至第四有源区240中的每个的两端。第一漏极接触DC1至第四漏极接触DC4分别形成在于第一有源区210至第四有源区240中形成的漏极区DA中。