[发明专利]SRAM存储单元、SRAM电路及其读写方法

权利要求书

1.一种SRAM存储单元，其特征在于，包括：参与写操作的第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第五MOS晶体管、第六MOS晶体管、第七MOS晶体管以及参与读操作第八MOS晶体管、第九MOS晶体管、第十MOS晶体管；所述第一MOS晶体管的栅极连接第二节点，源极和漏极分别接地和连接第一节点；所述第二MOS晶体管的栅极连接第一节点，源极和漏极分别接地和连接第二节点；所述第三MOS晶体管的栅极连接第一控制信号，源极和漏极分别连接第三节点和第一节点；所述第四MOS晶体管的栅极连接第二控制信号，源极和漏极分别连接第三节点和第二节点；所述第五MOS晶体管的栅极连接第二节点，源极和漏极分别连接电源电压和第一节点；所述第六MOS晶体管的栅极连接第一节点，源极和漏极分别连接电源电压和第二节点；所述第七MOS晶体管的栅极连接字线，源极和漏极分别接地和连接第三节点；所述第八MOS晶体管的栅极连接第二节点，源极和漏极分别接地和连接第四节点；所述第九MOS晶体管的栅极连接列选择信号，源极和漏极分别连接第四节点和第五节点；所述第十MOS晶体管的栅极连接字线，源极和漏极分别连接第五节点和子位线。

2.根据权利要求1所述的SRAM存储单元，其特征在于，所述第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第七MOS晶体管、第八MOS晶体管、第九MOS晶体管、第十MOS晶体管均为NMOS晶体管。

3.根据权利要求1所述的SRAM存储单元，其特征在于，所述第五MOS晶体管、第六MOS晶体管均为PMOS晶体管。

4.一种SRAM电路，其特征在于，包括：以多行和多列布置的多个如权利要求1所述的SRAM存储单元、多条字线和多条位线、全局位线、多个与非门以及多个下拉晶体管；列选择信号为一列SRAM存储单元共用，字线信号为一行SRAM存储单元共用；其中，每条所述子位线连接与非门的一个输入端，所述与非门的输出端连接一个下拉晶体管的栅极，所述下拉晶体管的源极接地、漏极连接所述全局位线。

5.如权利要求4所述的SRAM电路，其特征在于，所述子位线和全局位线分别通过一个上拉晶体管与电源电压相连，所述上拉晶体管的栅极由预充电信号控制。

6.根据权利要求4所述的SRAM电路，其特征在于，所述SRAM存储单元中，第一MOS晶体管、第二MOS晶体管、第三MOS晶体管、第四MOS晶体管、第七MOS晶体管、第八MOS晶体管、第九MOS晶体管、第十MOS晶体管均为NMOS晶体管。

7.根据权利要求4所述的SRAM电路，其特征在于，所述SRAM存储单元中，第五MOS晶体管、第六MOS晶体管均为PMOS晶体管。

8.一种SRAM电路写方法，采用权利要求1所述的SRAM存储单元，其特征在于，第一控制信号和第二控制信号通过控制第三MOS晶体管和第四MOS晶体管从而控制第三节点以及第一节点或第二节点连通，字线通过控制第七MOS晶体管从而控制地和第三节点的连通，进而将地信号写入到SRAM存储单元中。

9.一种SRAM电路读方法，采用权利要求1所述的SRAM存储单元，其特征在于，列选择信号控制所述第九MOS晶体管的栅极，字线信号控制第十MOS晶体管的栅极，当列选择信号和字线信号同时有效时发生读操作。

10.一种SRAM电路读写方法，采用权利要求1所述的SRAM存储单元，其特征在于，写操作时，第一控制信号和第二控制信号通过控制第三MOS晶体管和第四MOS晶体管从而控制第三节点以及第一节点或第二节点连通，字线通过控制第七MOS晶体管从而控制地和第三节点的连通，进而将地信号写入到SRAM存储单元中；读操作时，列选择信号控制所述第九MOS晶体管的栅极，字线信号控制第十MOS晶体管的栅极，当列选择信号和字线信号同时有效时发生读操作。