[发明专利]半导体叠层封装方法有效
| 申请号： | 201510460961.5 | 申请日： | 2015-07-30 |
| 公开（公告）号： | CN105161451B | 公开（公告）日： | 2017-11-07 |
| 发明（设计）人： | 李骏 | 申请（专利权）人： | 通富微电子股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/56;H01L25/00 |
| 代理公司： | 北京志霖恒远知识产权代理事务所(普通合伙)11435 | 代理人： | 孟阿妮,郭栋梁 |
| 地址： | 226006 江*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 封装 方法 | ||
1.一种半导体叠层封装方法，包括：
A：制作上封装体，
B：制作封装有芯片的下封装体，
C：将所述上封装体和所述下封装体叠层封装，
其特征在于，所述B包括：
S101：提供制作所述下封装体的金属板；
S102：在所述金属板上表面形成凹坑，所述凹坑的厚度小于所述金属板的厚度；在所述金属板的下表面形成凸起，所述凸起的厚度大于等于待装载芯片的厚度；
S103：将所述待装载的芯片连接在所述金属板的下表面；
S104：用塑封底填料将上述芯片固定和封装于所述金属板上形成塑封体，所述塑封体包覆所述凸起；
S105：打磨所述塑封体至露出所述凸起和所述芯片的上表面；
S106：打磨或者蚀刻所述金属板的下表面以去除凹坑；
S107：在步骤S106处理后的塑封体的上表面形成再布线金属层，在所述再布线金属层上对应所述凸起和所述芯片的布线处形成第一焊球。
2.根据权利要求1所述的方法，其特征在于，步骤S106打磨或者蚀刻所述金属板的下表面以去除凹坑，并露出所述芯片的下表面。
3.根据权利要求1或2所述的方法，其特征在于，所述C包括：
在所述步骤S106处理后的塑封体的下表面对应所述凸起的位置形成第二焊球；
上封装体导电连接部位通过所述第二焊球与所述下封装体对接，再进行回流焊接形成半导体叠层封装结构。
4.根据权利要求1或2所述的方法，其特征在于，所述C包括：
在上封装体导电连接部位形成第二焊球；
上封装体通过所述第二焊球与所述下封装体的凸起所在的位置对接，再进行回流焊接形成半导体叠层封装结构。
5.根据权利要求1所述的方法，其特征在于，步骤S101所述金属板为铜板。
6.根据权利要求5所述的方法，其特征在于，步骤S101所述金属板的厚度大于待装载芯片的厚度。
7.根据权利要求5所述的方法，其特征在于，步骤S102通过细针冲压技术在所述金属板上形成凹坑与凸起；
且在所述金属板上，所述凹坑与所述凸起的位置上下一一对应。
8.根据权利要求1所述的方法，其特征在于，步骤S104所述芯片以塑封底填料固定于所述金属板上并且包封在所述塑封体内部。
9.根据权利要求3所述的方法，其特征在于，在所述步骤S106处理后的塑封体的下表面对应凸起的位置形成多个第二焊球与上封装体导线连接部位进行对接。
10.根据权利要求4所述的方法，其特征在于，在所述上封装体导电连接部位形成多个第二焊球与所述下封装体的凸起所在的位置进行对接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于通富微电子股份有限公司，未经通富微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510460961.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种端面叶序排布结构的针柱式微型散热器
- 下一篇：一种定点化学染结方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
