[发明专利]一种嵌入式闪存结构及其制备方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种嵌入式闪存结构及其制备方法。

背景技术

众所周知，55nm的嵌入式闪存的擦除栅和浮栅之间的耦合比的大小直接影响嵌入式闪存(eflash)的擦除效率，当前技术中是在控制栅制作完成之后沉积二氧化硅和氮化硅的侧墙，然后进行侧墙刻蚀形成侧墙层。再利用侧墙层作为自对准进行浮栅的刻蚀来形成擦除栅和浮栅之间的交叠区。

采用在浮栅和擦除栅之间沉积一层第二遂穿氧化层以达到使浮栅和擦除栅隔离的方法解决这一问题，该种方法的确在一定程度上提高了嵌入式闪存的擦除效率，但是，该依靠该方法制作擦除栅到浮栅的耦合比难以继续降低。

因此，如何继续降低擦除栅到浮栅的耦合比以提高55nm嵌入式闪存擦除效率成为本领域技术人员面临的一大难题。

发明内容

鉴于上述问题，本发明提供一种嵌入式闪存的结构及其制备方法，旨在提高闪存的擦除效率，通过优化工艺的顺序，改善擦除栅到浮栅之间的第二遂穿氧化层沉积前的工艺，以实现擦除栅到浮栅的耦合比的降低，该技术方案具体为：

一种嵌入式闪存结构的制备方法，其中，所述方法包括：

提供一硅衬底，且所述硅衬底上预设有第一器件区域和第二器件区域；

于所述硅衬底上按照从下至上的顺序依次制备第一遂穿氧化层、浮栅多晶硅层、ONO层、控制栅多晶硅层和氮化硅层；

依次刻蚀所述氮化硅层、所述控制栅多晶硅层和所述ONO层至所述控制栅多晶硅层的上表面，以在位于所述第一器件区域的所述硅衬底之上形成第一开口及在位于所述第二器件区域的所述硅衬底之上形成第二开口；

利用掩膜刻蚀所述第一开口底部至所述第一遂穿氧化层的上表面，以形成第一凹槽，及刻蚀所述第二开口底部至所述第一遂穿氧化层的上表面，以形成第二凹槽；

于所述第一凹槽中制备氧化层及第二遂穿氧化层；

于所述第一开口和第一凹槽中制备擦除栅及于所述第二开口和所述第二凹槽中制备字线栅。

上述的嵌入式闪存的制备方法，其中，所述形成所述第一凹槽和所述第二凹槽的方法还包括：

沉积隔离层材料使所述隔离层材料填充满所述第一开口和所述第二开口；

依次刻蚀所述侧墙层材料和所述浮栅多晶硅层至所述第一遂穿氧化层的上表面，与所述第一开口的下方形成第一凹槽及于所述第二开口的下方形成第二凹槽。

上述的嵌入式闪存的制备方法，其中，所述方法中于第一凹槽中制备氧化层及第二遂穿氧化层的步骤还包括：

于所述第一凹槽、所述第一开口、所述第二凹槽和所述第二开口中填充氧化层材料；

利用机械研磨工艺将所述氧化层的上表面平坦化，使所述氧化层的上表面与所述氮化硅层的上表面呈水平状态；

刻蚀所述氧化层至所述第一凹槽、第二凹槽中保留预定厚度的氧化层；

沉积第二遂穿氧化层材料使所述第二遂穿氧化层材料填充所述第一凹槽、所述第一开口、所述第二凹槽和所述第二开口；

采用刻蚀所述第二遂穿氧化层至第一凹槽中保留部分第二遂穿氧化层及清除所述第二凹槽底部的氧化层及位于所述氧化层上方的第二遂穿氧化层。

上述的嵌入式闪存的制备方法，其中，形成所述擦除栅和所述字线栅的步骤还包括：

于所述第一开口和所述第二开口沉积多晶硅材料；

刻蚀所述第一开口和所述第二开口中的多晶硅材料层，于第一开口中形成擦除栅，于所述第二开口中形成字线栅。

上述的嵌入式闪存的制备方法，其中，所述氧化层的厚度为180埃-220埃。

上述的嵌入式闪存的制备方法，其中，所述掩膜的材质为二氧化硅或氮化硅。

一种嵌入式闪存，其中，所述嵌入式闪存包括：

硅衬底，设置有第一器件区和第二器件区；以及

于所述硅衬底上方从下往上依次制备有遂穿氧化层、浮栅多晶硅层、ONO层、控制栅多晶硅层和氮化硅层；

第一通孔，设置于所述第一器件区的上方的遂穿氧化层的上表面；

第二通孔，设置于所述第二器件区的上方的遂穿氧化层的上表面；

擦除栅极，设置于所述第一通孔中；

字线栅极，设置于所述第二通孔中。

上述的嵌入式闪存，其中，所述第一通孔中还设置有氧化层，所述氧化层位于所述遂穿氧化层与所述擦除栅极之间。

上述的嵌入式闪存，其中，所述擦除栅极与所述第一通孔之间设置有侧墙层。

上述的嵌入式内存，其中，所述字线栅极与所述第二通孔之间设置有侧墙层。