[发明专利]阵列基板及其制作方法

说明书

技术领域

本发明涉及液晶显示技术领域，特别是涉及一种阵列基板及其制作方法。

背景技术

传统的低温多晶硅(LowTemperaturePoly-silicon，LTPS)设计中，重掺杂区域一般是利用活性层上方的金属版图(Pattern)作为掩模来进行，掺杂完成之后通常会进一步活化处理。

传统的阵列基板制作方法示意图如图1所示，在玻璃基板111上依次沉积缓冲层112和多晶硅层(Poly)113后，曝光，显影，蚀刻为指定的图案，再进行准分子激光退火(excimerlaserannealer，ELA)处理。然后沉积栅绝缘层(gateinsulater，GI)114，再在GI层上方沉积第一金属层(Metal1)115，并蚀刻为指定图案，露出Poly层需要掺杂的部分，利用第一金属层115遮挡住Poly层113不需要掺杂的区域，直接掺杂，形成重掺杂区116。重掺杂完成后进行高温活化处理，以实现半导体层与金属层(Source/Drain)形成欧姆接触，提升薄膜晶体管(ThinFilmTransistor，TFT)的导电性能。活化的温度较高，由于此时的基板上已经沉积有第一金属层115作为栅极，所以第一金属层115需采用耐高温的材料。活化后沉积一层层间介质(interlayerdielectric，ILD)层117，蚀刻为指定的图案，露出需要与金属接触的Poly层113。再沉积第二金属层(Metal2)118，形成源/漏(Source/Drain)极。之后依次沉积底层氧化铟锡透明导电(Indiumtinoxide，ITO)薄膜119、钝化层120以及顶层ITO薄膜121。

由于活化温度较高，所以要求金属层耐高温性能较强，一般在活性层下方的金属通常采用金属钼(Molybdenum，Mo)来制作，但是金属Mo作为导电金属材料，电阻非常大，由金属Mo制成的信号线的阻容延迟(RCdelay)很严重，影响画面显示的信赖性，不利于产品的大尺寸化。

发明内容

本发明实施例提供了一种阵列基板及其制作方法，能够减小产品金属线的RC延迟，实现产品的大尺寸化。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制作方法，包括：在玻璃基板上生长多晶硅层；对多晶硅层两侧进行重掺杂并进行活化处理，形成重掺杂区；在重掺杂区上生长第一金属层，形成源/漏极；在多晶硅层上依次生长栅绝缘层和第二金属层，形成栅极，其中第二金属层材料为金属铝。

其中，多晶硅层的两侧的重掺杂区上设置有第一金属层，形成源/漏极。

其中，多晶硅层的其中一侧的第一金属层上设置有底层ITO薄膜。

其中，第一金属层材料为金属铝。

其中，第二金属层上还依次生长有钝化层和顶层ITO薄膜。

为解决上述技术问题，本发明采用的一个技术方案是：还提供一种阵列基板，包括：玻璃基板；多晶硅层，设置在玻璃基板上，多晶硅层的两侧为重掺杂区；第二金属层，设置在重掺杂区上，形成源/漏极；栅绝缘层、第一金属层，依次设置在多晶硅层上，其中第一金属层材料为金属铝，形成栅极。

其中，玻璃基板与多晶硅层之间还设置缓冲层。

其中，第一金属层材料为金属铝。

其中，多晶硅层的其中一侧的第一金属层上设置有底层ITO薄膜。

其中，重掺杂区完成重掺杂后即进行活化处理。

通过上述方案，本发明的有益效果是：本发明通过在玻璃基板上生长多晶硅层，对多晶硅层的两侧进行重掺杂并进行活化处理，形成重掺杂区；在重掺杂区上生长第一金属层，形成源/漏极；栅绝缘层、第二金属层，依次设置在多晶硅层上，其中第二金属层材料为金属铝，能够减小产品金属线的RC延迟，实现产品的大尺寸化。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是现有技术中的阵列基板的制作方法示意图；

图2是本发明实施例的阵列基板的制作方法的流程示意图；

图3是本发明实施例的阵列基板中的多晶硅层制作方法示意图；

图4是本发明实施例的阵列基板中的重掺杂的示意图；

图5是本发明实施例的阵列基板中的第一金属层制作方法示意图；

图6是本发明实施例的阵列基板的结构示意图。

具体实施方式