[发明专利]一种应用于逐次逼近型模数转换器的高速移位寄存器

权利要求书

1.一种应用于逐次逼近型模数转换器的高速移位寄存器，其特征在于，包括第一D触发器单元、第二D触发器单元和开关阵列K1、K2、...、KN；其中，

所述第一D触发器单元包括1个D触发器DFF0和N-1个D触发器DFF1，D触发器DFF0的复位端L和每个D触发器DFF1的复位端S接采样控制信号CLKS，所有D触发器的时钟端与逐次逼近型模数转换器中比较器的使能信号EN_COMP相连，D触发器DFF0的输入端D接地，输出信号Q1接第一个D触发器DFF1的输入端D并控制开关K1，第一个D触发器DFF1的输出信号Q2接第二个D触发器DFF1的输入端D并控制开关K2，以此类推；

所述第二D触发器单元包括N个D触发器DFF1，每个D触发器DFF1的复位端S接采样控制信号CLKS，第一个至第N个D触发器的时钟端一一对应连接开关K1至开关KN的输出端，开关K1至开关KN的输入端与逐次逼近型模数转换器中与非门的输出信号Valid连接，第一个至第N个D触发器的输入端D一一对应连接开关K1至开关KN的输出端，开关K1至开关KN的输入端与逐次逼近型模数转换器中比较器输出驱动电路的输出信号D连接，每个D触发器DFF1的输出端Q分别作为逐次逼近型模数转换器的输出端输出数字信号D1、D2、...、DN。

2.根据权利要求1所述的应用于逐次逼近型模数转换器的高速移位寄存器，其特征在于，所述D触发器DFF0包括或门OR1，传输门S1和S2，PMOS管P0，反相器INV1、INV2、INV3和INV4；其中，从所述D触发器DFF0输入端D输入的信号通过传输门S1和反相器INV1相连，反相器INV1的输入与PMOS管P0的漏极相连，反相器INV1的输出与传输门S2相连，PMOS管P0的源极接电源VDD，传输门S2的输出通过反相器INV2输出到Q端；所述或门OR1的输入端连接时钟信号CP和复位信号L，或门OR1的输出信号C通过反相器INV3产生控制信号CN，信号C和CN作为传输门S1和S2的控制信号，复位信号L通过反相器INV4产生控制信号LN，控制信号LN与PMOS管P0的基极连接。

3.根据权利要求1所述的应用于逐次逼近型模数转换器的高速移位寄存器，其特征在于，所述D触发器DFF1包括或门OR2，传输门S3和S4，NMOS管N0，反相器INV5、INV6和INV7；其中，从所述D触发器DFF1输入端D输入的信号通过传输门S3和反相器INV5相连，反相器INV5的输入与NMOS管N0的漏极相连，反相器INV5的输出与传输门S4相连，NMOS管N0的源极接地，传输门S4的输出通过反相器INV6输出到Q端；所述或门OR2的输入端连接时钟信号CP和复位信号S，或门OR2的输出信号C通过反相器INV7产生控制信号CN，信号C和CN作为传输门S3和S4的控制信号，且复位信号S与NMOS管N0的基极连接。

4.根据权利要求1所述的应用于逐次逼近型模数转换器的高速移位寄存器，其特征在于，所述开关阵列K1、K2、...、KN中的每个开关包括反相器INV以及由NMOS管NM和PMOS管PM组成的传输门，所述反相器INV的输入端连接所述第一D触发器单元中D触发器的输出信号Qi，所述反相器INV的输出端对应产生控制信号QiN，所述输出信号Qi与NMOS管NM的基极连接，所述控制信号QiN与PMOS管PM的基极连接，所述NMOS管NM的源极和PMOS管PM的源极相连并作为传输门的输入端，所述NMOS管NM的漏极和PMOS管PM的漏极相连并作为传输门的输出端；其中，所述信号Qi和QiN中的i＝1，2，...，N-1，N。