[发明专利]形成用于半导体装置的接点结构的方法及生成的装置

说明书

本申请揭示形成用于半导体装置的接点结构的方法及生成的装置。该方法包括，除其它外，一种形成接点结构在晶体管装置的源极/漏极区域的方法。该晶体管装置包含栅极结构及位在该栅极结构上方的栅极覆盖层。该方法包含形成传导耦接至该源极/漏极区域的延伸高度外延接点结构。该延伸高度外延接点结构包含位在该栅极覆盖层的上表面的高度水平上方的高度水平处的上表面。该方法更包含执行蚀刻工艺以缩减至少部分该延伸高度外延接点结构的侧向宽度，并且，在执行该蚀刻工艺之后，形成金属硅化物材料在至少部分经缩减的延伸高度的磊晶接点结构上及形成传导接点在该金属硅化物材料上。

技术领域

本申请揭示一般关于半导体装置的形成，并且，尤其关于形成用于半导体装置的接点结构的各种方法及生成的装置。

背景技术

在现代的集成电路中，诸如微处理器、储存装置及类似装置，非常大量的电路元件，尤其是晶体管，是提供及操作于有限的芯片面积上。晶体管来自以各种形状及形式，例如平面晶体管、鳍式场效晶体管、纳米线装置等等。不论该晶体管装置的实体配置，每个装置包括漏极及源极区域以及位在该源极/漏极区域的上方及之间的栅极结构。当适当的控制电压施加至该栅极电极时，传导通道区域形成于该漏极区域及该源极区域之间。不论考量的是平面或非平面装置，电性连接至该装置必须形成以便该装置可以依所需而运作。也就是说，电性连接必须在该装置的该源极区域、该漏极区域及该栅极电极上达成。

经由使用此类的场效晶体管，更多复杂的电路组件可以组成，诸如反相器及类似组件，藉以形成复杂的逻辑电路、内嵌式记忆体及类似的组件。近年来，由于该晶体管装置的尺寸缩减，该电路组件的操作速度已经随着每一个新装置世代而提升，并且在此类产品中的“堆积密度”(意即每单位面积的装置数)在近年来已经有所增加。在晶体管装置的效能上的此种改善已经达到瓶颈点，其中复杂的集成电路产品的最终达到的操作速度的极限因素不再是个别的晶体管元件本身，而是在形成于该装置层，包含该实际的半导体型电路元件，的上方的复杂的线路系统的电性效能上。

通常，实际与该装置本身产生接触的传导结构，意即该源极区域、该漏极区域及该栅极电极，在业界上称之为“接点(contacts)”。此类传导接点是形成于一层或一层以上的绝缘材料内。该传导接点的整体配置及对应层的绝缘材料有时称之为整个电性“线路配置”的“接点层”，该线路配置经由形成以提供电性连接至该集成电路装置。在某些例子中，该接点结构可以包括形成于中间层介电材料内的通常具有类似方形或圆形形状的接点元件或接点插塞，该中间层介电材料接着封闭及保护该电路元件。在其它例子中，该接点结构可以具有延长的线形结构(例如所谓的用于接触源极/漏极区域的沟槽硅化物结构)。该接点结构可以由各种材料所制成，诸如钨，该材料结合适当的阻障材料已经证明是可以实施的接点金属。

通常，由于现代化集成电路的大量的电路元件及该所需复杂的布局，个别的电路元件的电性连接无法建立在该接点层内，而是需要一层或一层以上的额外的金属化层，该金属化层通常包含提供内部层 (intra-level)电性连接的含有金属的线路，并且亦包含多个相互层 (inter-level)连接或垂直连接，该连接亦称之为导孔(via)。这些垂直内连线结构包含适当的金属并且提供各种堆迭的金属化层的电性连接。在某些例子中，增加的堆积密度受制使用复杂含有金属的材料及介电材料以减少在该金属化层内的寄生电容并且提供个别的金属线路及导孔的足够高的导电性。例如，在复杂的金属化系统中，当考虑到该集成电路的可靠度的需求时，铜结合低k介电材料，该低k介电材料经了解为具有介电常数接近3.0或更低的介电材料，通常会使用以达到所需的电性效能及电迁移行为。

当装置尺寸减小时，例如具有50纳米栅极长度的晶体管或更小，在接点层的接点元件必须提供具有相同大小的等级的特征尺寸。当形成钨基接点插塞元件时，通常该中间层介电材料首先形成并且图案化以便容纳接点开孔，该接点开孔延伸穿越该中间层介电材料到达该电路元件的对应的接触区域。尤其，在密集地堆积的装置区域中，该漏极及源极区域的侧向尺寸，以及因此该可获得的用于该接点区域的区域，为100纳米或者甚至更少，藉以需要极度复杂的光刻及蚀刻技术以形成具有完全定义的侧向尺寸及具有高度对准精确度的接点开孔。