[发明专利]制造鳍的方法

说明书

提供了一种制造鳍的方法。一示例方法可以包括：在衬底上形成第一宽度的第一鳍线和第二宽度的第二鳍线的交替排列，其中第一宽度小于第二宽度；以及对第一鳍线和第二鳍线进一步刻蚀，使第一鳍线的高度低于第二鳍线的高度，其中第二鳍线用于形成器件的鳍。

技术领域

本申请涉及半导体领域，更具体地，涉及一种制造鳍的方法。

背景技术

随着半导体器件的集成密度日益提高，FinFET(鳍式场效应晶体管)由于其良好的电学性能、可扩展性以及与常规制造工艺的兼容性而倍受关注。图1中示出了示例FinFET的透视图。如图1所示，该FinFET包括：衬底101；在衬底101上形成的鳍102；与鳍102相交的栅电极103，栅电极103与鳍102之间设有栅介质层104；以及隔离层105。在该FinFET中，在栅电极103的控制下，可以在鳍102中具体地在鳍102的三个侧壁(图中左、右侧壁以及顶壁)中产生导电沟道，如图1中箭头所示。电即，鳍102位于栅电极103之下的部分充当沟道区，源区、漏区则分别位于沟道区两侧。

在图1的示例中，FinFET由于在鳍102的三个侧壁上均能产生沟道，从而也称作3栅FinFET。另外，也可通过在鳍102的顶壁与栅电极103之间设置高厚度电介质层(例如氮化物)来形成2栅FinFET，此时在鳍102的顶壁上不会产生沟道。

图2示出了在SOI(绝缘体上半导体)衬底形成鳍的示例。如图2所示，SOI衬底可以包括基底衬底200、埋入绝缘层202和SOI层204。鳍F1和F2可以由SOI层204形成。同图1中一样，可以绕鳍F1和F2形成栅介质层和栅电极(未示出)，以得到FinFET。这种在SOI衬底上形成的FinFET具有完全隔离的优点。

通常，除了被鳍F1和F2覆盖的部分之外，埋入绝缘层202暴露在外，如图2中的虚线椭圆圈所示。这些暴露部分在后继的处理中可能被多次侵蚀(例如，由于各种湿法或干法刻蚀)。因此，在鳍下方，在埋入绝缘层202中可能形成凹坑(divot)。

发明内容

本公开的目的至少部分地在于提供一种制造鳍的方法，以克服现有技术中的上述困难。

根据本公开的一个方面，提供了一种制造鳍的方法，包括：在衬底上形成第一宽度的第一鳍线和第二宽度的第二鳍线的交替排列，其中第一宽度小于第二宽度；以及对第一鳍线和第二鳍线进一步刻蚀，使第一鳍线的高度低于第二鳍线的高度，其中第二鳍线用于形成器件的鳍。

根据本公开的实施例，在真正用于形成鳍的鳍线(上述第二鳍线)之间，还形成一些相对较小的伪鳍线(上述第一鳍线)。在处理过程中，这些伪鳍线可以覆盖真正鳍线之间的空隙，防止之下的层(例如SOI衬底的埋入绝缘层)露出。因此，可以避免形成凹坑。这些伪鳍线可以被氧化而形成鳍线之间的隔离。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据现有技术的示例FinFET；

图2示出了在SOI衬底上形成鳍的示例；

图3-7是示出了根据本公开实施例的制造鳍的流程中多个阶段的示意截面图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。