[发明专利]一种面向128位并行输入的CRC‑32校验电路

权利要求书

1.一种面向128位并行输入的CRC-32校验电路，其特征在于，包括整数字节编码模块，反相器，比较器，分别以字节有效信号be为数据选择输出信号的CRC选择模块，NEXT_CRC选择模块，CRC寄存器和数据选择模块；以及用于对8*N位并行数据从高位到低位均分为四组后的输入数据对应进行预处理编码的四个D2C编码模块，其中，N＝1，2……16；用于对CRC寄存器中的CRC值进行四级编码的四级C2C编码模块；用于将四组预处理结果和各级编码结果对应进行异或运算的四级Xor模块；

CRC选择模块用于对CRC寄存器中的CRC值和前三级Xor模块的输出进行选择输出，作为整数字节编码模块的初始CRC值；

数据选择模块用于对四组输入数据进行选择输出32位并行数据，作为整数字节编码模块的输入值；

整数字节编码模块用于将初始CRC值对输入值进行校验，然后输出三个分别关于高8位、高16位和高24位的CRC校验结果；

NEXT_CRC选择模块采用多路选择器，输入端分别连接整数字节编码模块的三路校验结果和四级Xor模块的异或运算结果，输出端输出选择后得到的CRC校验结果，并连接至CRC寄存器的输入端；

反相器用于将CRC寄存器中的CRC值按位取反输出所需的CRC编码；

比较器用于将CRC寄存器中的CRC值与魔数相比，并将校验成功或失败的结果输出；

当N＜16时，将并行数据低位补0达到128位后均分为4组数据再分别进行预处理。

2.根据权利要求1所述的一种面向128位并行输入的CRC-32校验电路，其特征在于，

四个D2C编码模块包括D2C_1编码模块，D2C_2编码模块，D2C_3编码模块和D2C_4编码模块；

四级C2C编码模块包括C2C_0编码模块，C2C_1编码模块，C2C_2编码模块和C2C_3编码模块；

四级Xor模块包括Xor_1模块，Xor_2模块，Xor_3模块和Xor_4模块；

D2C_1编码模块的输出端连接Xor_1模块的输入端，D2C_2编码模块的输出端连接Xor_2模块的输入端，D2C_3编码模块的输出端连接Xor_3模块的输入端，D2C_4编码模块的输出端连接Xor_4模块的输入端；

C2C_0编码模块的输出端连接Xor_1模块的输入端，C2C_1编码模块的输出端连接Xor_2模块的输入端，C2C_2编码模块的输出端连接Xor_3模块的输入端，C2C_3编码模块的输出端连接Xor_4模块的输入端；

Xor_1模块的输出端连接C2C_1编码模块的输入端，Xor_2模块的输出端连接C2C_2编码模块的输入端，Xor_3模块的输出端连接C2C_3编码模块的输入端。

3.根据权利要求1所述的一种面向128位并行输入的CRC-32校验电路，其特征在于，CRC寄存器连接有CRC时钟信号clk和CRC复位信号rst。