[发明专利]一种时间交织流水级模数转换器

权利要求书

1.一种时间交织流水级模数转换器，包含流水级Stage1、流水级Stage2、流水级Stage3、后级Backend，其特征在于：所述流水级Stage1包含一个Sub-adc、一个Sub-dac、一个余量放大器、信号通道chB，时间交织流水级模数转换器ADC的输入时钟频率两倍于ADC的采样率，通过分频得到一个占空比为75％的时钟信号，所述流水级Stage1的余量放大相位占据了整个采样时钟周期的75％，剩余25％时间用于输入跟随，降低对运算放大器的增益带宽积的要求，所述流水级Stage1的工作状态在输入跟随、余量放大这两个相位之间切换；

流水级Stage2在流水级Stage1的电路结构的基础上增加了一个信号通路，利用时间交织的方法采样流水级Stage1的输出，所述的流水级Stage2包含一个Sub-adc、一个Sub-dac、一个余量放大器和信号通道chA、信号通道chB；信号通道chA、信号通道chB在输入跟随、余量放大和等待这三个状态之间来回切换；信号通道chA、信号通道chB不能同时工作在输入跟随状态，也不能同时工作在余量放大状态；流水级Stage2的信号通道chA、信号通道chB的输入跟随状态时长为流水级Stage1余量放大的时长，流水级Stage2的信号通道chA、信号通道chB的余量放大时长和流水级Stage1的余量放大时长一样，流水级Stage2的信号通道chA、信号通道chB的其它时间均处于等待状态；

流水级Stage3跟流水级Stage2具有相同的电路结构；后级Backend包含一级或多级流水级。

2.根据权利要求1所述一种时间交织流水级模数转换器,其特征在于：产生流水级Stage1时钟的方法为：ADC的输入时钟Clkin经过2分频后产生ADC的采样时钟SamClk；当Clkin为低电平，SamClk为高电平时，流水级Stage1处于输入跟随相位；SamClk的下降沿是流水级Stage1的采样沿；当SamClk为低电平或者Clkin、SamClk同时为高电平时，流水级Stage1处于余量放大相位。

3.根据权利要求1所述一种时间交织流水级模数转换器，其特征在于：所述流水级Stage3和所述流水级Stage2具有相同的电路结构，并且流水级Stage3的输入时钟比流水级Stage2滞后1.5个ADC输入时钟Clkin信号。

4.根据权利要求1所述一种时间交织流水级模数转换器，其特征在于：所述后级Backend包含了一级或者多级流水级；后级Backend的输入为流水级Stage3的输出；后级Backend的输入跟随状态的时长和流水级Stage3的余量放大时长一样；后级Backend可以包含一个或者多个流水级Stage2。

5.根据权利要求1所述一种时间交织流水级模数转换器，其特征在于：所述后级Backend包含了一级或者多级流水级；后级Backend的输入为流水级Stage3的输出；后级Backend的输入跟随状态的时长和流水级Stage3的余量放大时长一样；后级Backend可以包含一个或者多个流水级Stage3。

6.根据权利要求1所述一种时间交织流水级模数转换器，其特征在于：所述后级Backend包含了一级或者多级流水级；后级Backend的输入为流水级Stage3的输出；后级Backend的输入跟随状态的时长和流水级Stage3的余量放大时长一样；后级Backend可以包含一个或者多个流水级Stage2和流水级Stage3。