[发明专利]一种时间交织流水级模数转换器

说明书

本发明公开了一种时间交织流水线模数转换器。该ADC结构具有四级或四级以上的子电路。其中，流水线Stage1采用了传统流水线模数转换器的结构。流水线Stage1包含一个Sub‑adc、Sub‑dac和余量放大器电路。流水线Stage2、流水线Stage3除了包含上述流水线Stage1的子电路外，还包括信号通路chA、信号通道chB。流水线Backend包含一级或多级类似流水线Stage2、流水线Stage3的子电路和一级FLASH电路。本发明和传统的流水线模数转换器相比，本发明在固定的采样率下，通过增加各级余量放大器的建立时间，来降低运放单位带宽增益积要求，从而减小各级运放的功耗。

技术领域

本发明涉及半导体集成电路技术领域，特别涉及模数转换器的电路结构。

背景技术

在过去的几十年中，集成电路技术得到了迅猛的发展。特别是以通讯为首的电子系统，向着高速率、高性能、高集成度、低成本的方向不断向前发展。这就对系统中的各个模块提出了更高的要求。如模数转换器。系统要求提高模数转换器的采样速率、量化精度等要求的同时，也希望提高模数转换器的转换效率，降低其功耗。

随着采样速率的提高，流水级模数转换器的余量放大器的建立时间变短。对于传统的流水级电路结构，只能通过增加运算放大器的功耗来提高带宽，提高余量放大器的建立速度。然而，在同一工艺条件不变的前提下，通过增加功耗并不能有效地提高高速运算放大器的带宽。而且，在增加运算放大器的带宽的同时，会降低其直流增益，降低余量放大器的有效建立精度。

时间交织技术是解决流水级模数转换器的采样速率和余量放大器建立时间之间矛盾的有效方法。但是，不同通道之间的采样时刻的误差和采样电容之间的失配，限制了时间交织模数转换器的性能。传统的时间交织技术很难实现单路流水级模数转换器的性能。随着采样速率的提高，流水级模数转换器的余量放大器的建立时间变短。对于传统的流水级电路结构，只能通过增加运算放大器的功耗来提高带宽，提高余量放大器的建立速度。然而，在同一工艺条件不变的前提下，通过增加功耗并不能有效地提高高速运算放大器的带宽。而且，在增加运算放大器的带宽的同时，会降低其直流增益，降低余量放大器的有效建立精度。

发明内容

本发明所要解决的技术问题是提供一种流水级模数转换器电路，可以在不降低转换速率的前提下增加余量放大器的建立时间，而且可以获得比传统时间交织流水级模数转换器更好的性能。

为达到上述目的，本发明提供了一种时间交织流水级模数转换器，包含流水级Stage1、流水级Stage2、流水级Stage3、后级Backend，其特征在于：所述流水级Stage1包含一个Sub-adc、一个Sub-dac、一个余量放大器，时间交织流水级模数转换器ADC的输入时钟频率两倍于ADC的采样率，通过分频得到一个占空比为75％的时钟信号，所述流水级Stage1的余量放大相位占据了整个采样时钟周期的75％，剩余25％时间用于输入跟随，降低对运算放大器的增益带宽积的要求，所述流水级Stage1的工作状态在输入跟随、余量放大这两个相位之间切换；流水级Stage2在流水级Stage1的电路结构的基础上增加了一个信号通路，利用时间交织的方法采样流水级Stage1的输出；

所述的流水级Stage2包含一个Sub-adc、一个Sub-dac、一个余量放大器和信号通道chA、信号通道chB；信号通道chA、信号通道chB在输入跟随、余量放大和等待这三个状态之间来回切换；信号通道chA、信号通道chB不能同时工作在输入跟随状态，也不能同时工作在余量放大状态；流水级Stage2的信号通道chA、信号通道chB的输入跟随状态时长为流水级Stage1余量放大的时长，流水级Stage2的信号通道chA、信号通道chB的余量放大时长和流水级Stage1的余量放大时长一样，流水级Stage2的信号通道chA、信号通道chB的其它时间均处于等待状态；

流水级Stage3跟流水级Stage2具有相同的电路结构；后级Backend包含一级或多级流水级。