[发明专利]一种逆导型IGBT器件在审
申请号: | 201510524523.0 | 申请日: | 2015-08-25 |
公开(公告)号: | CN105206656A | 公开(公告)日: | 2015-12-30 |
发明(设计)人: | 李泽宏;郭绪阳;张明;陈文梅;伍济;陈钱;任敏;张金平;高巍;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/47;H01L21/331;H01L29/739 |
代理公司: | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人: | 葛启函 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 逆导型 igbt 器件 | ||
技术领域
本发明属于功率半导体器件技术领域,涉及绝缘栅双极型晶体管(IGBT),具体涉及逆导型绝缘栅双极型晶体管(RC-IGBT)。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应和双极型晶体管复合的新型电力电子器件。它既有MOSFET易于驱动,控制简单的优点,又有功率晶体管导通压降低,通态电流大,损耗小的优点,已成为现代电力电子电路中的核心电子元器件之一,广泛地应用在诸如通信、能源、交通、工业、医学、家用电器及航空航天等国民经济的各个领域。IGBT的应用对电力电子系统性能的提升起到了极为重要的作用。
在电力电子系统中,IGBT通常需要搭配续流二极管(FreeWheelingDiode)使用以确保系统的安全稳定。因此在传统IGBT模块或单管器件中,通常会有FWD与其反向并联,该方案不仅增加了器件的个数,模块的体积及生产成本,而且封装过程中焊点数的增加会影响器件的可靠性,金属连线所产生的寄生效应还影响器件的整体性能。
为了解决这一问题,实现产品的整体化,文献(Takahash,H;Yamamoto,A;Aono,S;Minato,T.1200VReverseConductingIGBT.Proceedingsof2004InternationalSymposiumonPowerSemiconductorDevices&ICs,2004,pp.24-27)提出了逆导型IGBT(ReverseConductingIGBT),成功地将续流二极管集成在IGBT内部。其结构如图1所示,相比于传统无续流能力的IGBT,其特性在于其背部制作了与金属集电极连接的N+集电极短路区9,该区域同器件中P型基区5和N-漂移区7形成了寄生二极管结构,在续流模式下该寄生二极管导通电流。然而背部N+集电极短路区9的引入给器件的正向导通特性造成了不利影响。由图1可见,器件结构中表面沟道区,漂移区和背部N型区形成了寄生VDMOS结构。在小电流条件下,由于压降不足,背部P+集电区10与N型电场阻止层8形成的PN结无法开启,从沟道注入N-漂移区的电子直接从N集电极短路区11流出,导致器件呈现出VDMOS特性。只有当电子电流增大到一定程度,使得P+集电区10与N型电场阻止层8形成的PN结压降高于开启电压后,P+集电区10才会向N-漂移区7中注入空穴,形成电导调制效应,此时随着电流的提高,器件的正向压降会迅速下降,使得器件电流-电压曲线呈现出折回(Snapback)现象。在低温条件下snapback现象更加明显,这会导致器件无法正常开启,严重影响电力电子系统的稳定性。对于传统的逆导型IGBT,是通过增加P+集电区10的宽度,使其在较小的电流下,就可以达到背部P+集电区10与N型电场阻止层8形成的PN结的导通电压。但是,这种方法会严重影响在反向续流时的二极管导通特性,具有较差的反向恢复特性,并且电流集中问题严重,可靠性大大降低。
发明内容
本发明所要解决的,就是针对上述问题,为优化逆导型IGBT续流二极管工作模式下的反向恢复特性与抑制IGBT模式下的snapback现象,提高器件的可靠性,提出一种逆导型IGBT器件。
为实现上述目的,本发明采用如下技术方案:
一种逆导型IGBT器件,如图2所示,其元胞结构包括N-漂移区8、位于N-漂移区8上层的发射极结构和栅极结构和位于N-漂移区8下层的集电极结构;所述栅极结构为沟槽栅,包括栅氧化层7和位于栅氧化层7中的多晶硅栅电极3;所述发射极结构位于两个沟槽栅之间,包括发射极金属2、N+发射区4、P型基区5和P+区6;所述N+发射区4位于P型基区5中,N+发射区4和P型基区5与栅氧化层连接;所述P+区6与P型基区5连接;所述发射极金属2位于N+发射区4和P+区6的上表面;所述集电极结构包括P+集电区11、N+集电极短路区12和金属集电极13;所述P+集电区11和N+集电极短路区12并列位于金属集电极13的上表面;所述P+集电区11和N+集电极短路区13的上表面与N-漂移区8之间具有N型电场阻止层9;其特征在于,所述P+区6之间的N-漂移区8上表面具有肖特基金属1,所述肖特基金属1与发射极金属2连接;所述集电极结构还包括N-区10,所述N-区10位于N型电场阻止层9与N+集电极短路区12和部分P+集电区11之间。
上述方案为栅极结构为沟槽栅时的器件结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510524523.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:垂直MOS功率器件及其形成方法
- 下一篇:显示基板及其制作方法、显示装置
- 同类专利
- 专利分类