[发明专利]一种DDR2-SDRAM控制器及其低延迟优化方法

权利要求书

1.一种用于RF自动测试平台的低延迟DDR2-SDRAM控制器，包含

用户接口模块，用于服务前端ADC/DAC的访存请求；

指令生成模块，生成访存指令；

刷新模块，负责存储器刷新操作；

其特征在于：

用户接口模块包含至少4个用户接口，每个用户接口分别为一个逻辑资源私有；所述逻辑资源由控制器根据存储器的rank和bank结构对存储器存储空间进行划分得来，逻辑资源的地址空间相互独立；访存任务通过对用户接口的占用实现与逻辑资源的一一对应，指令生成模块按顺序服务各用户接口的访存请求；刷新模块在每60个访存指令周期的结尾输出一个刷新指令序列，通过行访问刷新存储阵列中的指定行。

2.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于所述指令生成模块采用固定长度的访存指令序列，周期性地访问各逻辑资源。

3.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于指令生成模块将用户接口送来的每个访存请求转换为三个访存指令：一个行访问指令，一个自动延迟列访问指令和一个空指令。

4.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于如果用户接口没有对相应的存储资源发起访问，则在该资源的访问时间内，指令生成模块向内存模组发送空指令。

5.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于在完成对各逻辑资源的一次访问后，指令生成模块在访存指令序列的末尾插入一个空指令。

6.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于所述指令生成模块包括：

模13计数器：用于产生访存指令序列；

资源号生成模块：根据当前计数器的计数值决定被访问资源号；

多路选通器：根据被访问资源号将相应请求缓存中保存的访存请求传递给存储映射模块和指令信号生成模块；并根据被访问资源号将相应请求缓存中的数据输出到数据总线上，或者将从数据总线上读出的数据保存到相应反馈缓存中；

存储映射模块：将请求缓存中保存的逻辑地址转换为相应的bank地址，行地址和列地址；

指令类型判断模块：根据当前计数器的计数值判断发出指令的类型，然后传递给指令信号生成模块；

指令信号生成模块：将指令类型翻译为相应的访存指令信号输出。

7.如权利要求6所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于存储映射模块采用连续映射，从低地址到高地址分别为列地址，行地址和bank地址位。

8.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于通过ROR方式，即手动发出行访问指令,来刷新DDR2-SDRAM存储器。

9.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于刷新指令序列长度与访存指令序列相同，在13个时钟周期里刷新每个逻辑资源中的某一行。

10.如权利要求1所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于所述刷新模块包含两个计数器，一个计数器对访存指令周期个数进行计数，达到60则通知控制器进入刷新状态，执行刷新操作；另一个计数器保存当前刷新的行地址，并在每次刷新完成后自动加1。

11.如权利要求10所述的用于RF自动测试平台的低延迟DDR2-SDRAM控制器，其特征在于所述刷新模块包含一个逻辑译码器，通过对所述另一个计数器计数值的译码得到当前刷新的bank地址和行地址。

12.一种用于RF自动测试平台的DDR2-SDRAM控制器的低延迟优化方法，其特征在于：

1)根据存储器的rank和bank结构，将存储器存储空间划为至少4个独立的逻辑资源，每个逻辑资源为一个用户接口私有；

2)合理的分配各访存任务的地址空间，在平台工作过程中，并行工作的访存任务通过对用户接口的占用实现与存储器逻辑资源之间一一对应；

3)按顺序服务各用户接口的访存请求，避免相邻访存请求间的地址相关性，从而可以配合使用固定的访存指令序列而不会违反DDR2-SDRAM操作时序；

4)改进刷新机制，控制器在60个访存指令周期的结尾安排1个刷新周期，通过行访问刷新存储阵列中的指定行，将刷新时间化整为零，降低了访存请求和刷新请求冲突对访存延迟的影响。