[发明专利]一种DDR2-SDRAM控制器及其低延迟优化方法

说明书

本发明公开了一种用于高性能RF自动测试平台的DDR2‑SDRAM控制器及相应的低延迟优化方法，该DDR2‑SDRAM控制器特点是，第一其并不将外部存储模组视为单个资源，而是根据DRAM模组的rank和bank结构，将存储器存储空间划为几个独立的逻辑资源，每个资源为一个有访存需求的任务私有，并在此基础上本发明设计了相应的仲裁方式和指令序列。第二是其改进了刷新机制，控制器在60个访存指令周期的结尾安排1个刷新周期，通过行访问刷新存储阵列中的指定行，将刷新时间化整为零，降低了访存请求和刷新请求冲突对访存延迟的影响。最终使得系统各任务的最大访存延迟性能得到比较大的改善。

技术领域

本发明涉及自动测试平台设计领域，具体涉及DDR2-SDRAM存储控制器设计，用于为系统访存任务提供存储服务。

背景技术

目前各个公司推出的DDR2-SDRAM控制器产品都是面向通用应用。而在普通应用场合，对存储控制器的带宽要求高于延时，因此目前推出的这些控制器也主要专注于对存储带宽的优化上。而在RF自动测试平台中，由于应用场合的限制，导致任务的响应与处理有着严格的时序要求，因此存储控制器访存延时同样重要。

随着RF自动测试平台的广泛应用，急需要一种针对类似系统应用特点而设计的存储控制器。本发明即在仔细分析该类系统工作过程和存储需求的基础上，从实时性需求的角度出发，设计一款低延时的多端口DDR2-SDRAM控制器。

发明内容

技术问题：本发明针对RF自动测试平台的实时性需求，提出了一种改进的DDR2-SDRAM控制器及低延迟优化方法，采用革新的访存序列和刷新机制，从而降低存储控制器的最大访存延迟。

技术方案：

本发明采用如下技术方案：

一种用于RF自动测试平台的低延迟DDR2-SDRAM控制器，包含

用户接口模块，用于服务前端ADC/DAC的访存请求；

指令生成模块，生成访存指令；

刷新模块，负责存储器刷新操作；

其特征在于：

用户接口模块包含至少4个用户接口，每个用户接口分别为一个逻辑资源私有；所述逻辑资源由控制器根据存储器的rank和bank结构对存储器存储空间进行划分得来，逻辑资源的地址空间相互独立；访存任务通过对用户接口的占用实现与逻辑资源的一一对应，指令生成模块按顺序服务各用户接口的访存请求；刷新模块在每60个访存指令周期的结尾输出一个刷新指令序列，通过行访问刷新存储阵列中的指定行。

一种用于RF自动测试平台的DDR2-SDRAM控制器的低延迟优化方法，其特征在于：

1)根据存储器的rank和bank结构，将存储器存储空间划为至少4个独立的逻辑资源，每个逻辑资源为一个用户接口私有；

2)合理的分配各访存任务的地址空间，在平台工作过程中，并行工作的访存任务通过对用户接口的占用实现与存储器逻辑资源之间一一对应；

3)按顺序服务各用户接口的访存请求，避免相邻访存请求间的地址相关性，从而可以配合使用固定的访存指令序列而不会违反DDR2-SDRAM操作时序；

4)改进刷新机制，控制器在60个访存指令周期的结尾安排1个刷新周期，通过行访问刷新存储阵列中的指定行，将刷新时间化整为零，降低了访存请求和刷新请求冲突对访存延迟的影响。

有益效果：

本发明合理的分配各访存任务的地址空间，按顺序服务各用户接口的访存请求，避免了相邻访存请求间的地址相关性，从而可以配合使用固定的访存指令序列而不会违反DDR2-SDRAM操作时序；改进刷新机制，将刷新时间化整为零，降低了访存请求和刷新请求冲突对访存延迟的影响。