[发明专利]参数可配置的基于FPGA的以太网UDP/IP处理器

权利要求书

1.一种参数可配置的基于FPGA的以太网UDP/IP处理器，包括UDP/IP协议栈模块、MAC控制器，其中UDP/IP协议栈模块包括帧发送组装模块、帧接收拆封装模块和MAC接口模块，MAC控制器包括IP接口模块、发送缓冲模块、发送控制器、接收控制器、接收缓冲模块和流控模块，其特征在于，以太网UDP/IP处理器还包括配置控制模块和PHY配置模块，UDP/IP协议栈模块还包括帧发送配置模块、帧接收配置模块，MAC控制器还包括MAC控制器配置模块，其中，

配置控制模块中分别为UDP/IP协议栈配置参数和MAC控制配置参数设置了参数寄存器，为PHY芯片配置参数设置地址寄存器和参数寄存器；当配置控制模块从用户端接收到UDP/IP协议栈配置参数或MAC控制配置参数，写入相应的寄存器中，并向帧发送配置模块或帧接收配置模块发送系统配置信号，当配置控制模块从用户端接收到PHY芯片配置参数及对应的PHY寄存器地址，则写入相应的寄存器，并向PHY配置模块发送系统配置信号；当配置控制模块从用户端接收配置查询信号，分别向帧发送配置模块、帧接收配置模块、MAC控制器配置模块和PHY配置模块发送配置查询信号，然后将各个配置模块反馈的配置参数发送给用户端；

帧发送配置模块中存储所需参数在配置控制模块中的寄存器地址和帧发送组装模块中的存储地址的映射表，在接收到系统配置信号后，按照寄存器地址从配置控制模块中读取所需参数，写入帧发送组装模块的对应存储地址；接收配置控制模块发送的配置查询信号，从帧发送组装模块中读取配置参数反馈给配置控制模块；

帧接收配置模块中存储所需参数在配置控制模块中的寄存器地址和帧接收拆封装模块中的存储地址的映射表，在接收到系统配置信号后，按照寄存器地址从配置控制模块中读取所需参数，写入帧接收拆封装模块的对应存储地址；接收配置控制模块发送的配置查询信号，从帧接收拆封装模块中读取配置参数反馈给配置控制模块；

MAC控制器配置模块存储所需参数在配置控制模块中的寄存器地址和MAC控制器的发送控制器、接收控制器和流控模块中的存储地址的映射表，在接收到系统配置信号后，按照寄存器地址从配置控制模块中读取所需参数，分别写入发送控制器、接收控制器和流控模块的对应存储地址；接收配置控制模块发送的配置查询信号，从发送控制器、接收控制器和流控模块中读取配置参数反馈给配置控制模块；

PHY配置模块在接收到系统配置信号后，从配置控制模块读取所需参数和对应的PHY寄存器地址，将参数写入与以太网UDP/IP处理器连接的PHY芯片的对应寄存器；接收配置控制模块发送的配置查询信号，从PHY芯片中读取配置参数反馈给配置控制模块。

2.根据权利要求1所述的以太网UDP/IP处理器，其特征在于，所述配置控制模块与用户端通过Wishbone总线交互数据。

3.根据权利要求1所述的以太网UDP/IP处理器，其特征在于，所述PHY配置模块采用MDIO模块，包括MDIO时钟模块、MDIO控制模块和MDIO接口模块，其中：

MDIO时钟模块根据预设的时钟分频系数对系统时钟进行分频，得到分频时钟与该分频时钟的上升沿时钟和下降沿时钟，将分频时钟发送给PHY芯片，将上升沿时钟和下降沿时钟发送给MDIO控制模块，然后将下降沿时钟发送给MDIO接口模块；

MDIO控制模块根据配置控制模块发送的系统配置信号和配置查询信号生成接口模块控制信号，包括写使能信号、处理过程中信号、MDIO写帧构造信号、MDIO读帧解析信号，发送给MDIO接口模块；

MDIO接口模块根据MDIO控制模块发送的控制信号进行参数写操作和参数读操作，在进行写操作时，按照寄存器地址从配置控制模块读取配置参数和对应的PHY寄存器地址，构建MDIO帧发送给PHY芯片，将参数存入对应的PHY寄存器；在进行读操作时，按照寄存器地址从配置控制模块读取PHY寄存器地址，从PHY寄存器中读取对应的配置参数进行解析后发送给配置控制模块。