[发明专利]参数可配置的基于FPGA的以太网UDP/IP处理器

说明书

技术领域

本发明属于基于FPGA实现的网络协议栈技术领域，更为具体地讲，涉及一种参数可配置的基于FPGA的以太网UDP/IP处理器。

背景技术

以太网作为常用的通信方式，具有应用广泛，通信速率高，资源共享能力强等优点，普遍应用于设备的互联通信领域。要实现设备间网络通信，其前提条件是设备中集成了网络协议栈，其协议栈的传输层协议主要有TCP协议和UDP协议两种，UDP协议作为无连接，不可靠，基于报文交互的协议，普遍应用于音频、视频等应用中。在过去，协议栈大多都是基于软件实现，采用CPU串行执行的方式，网络传输速度低，系统资源开销大。针对软件协议栈方式的不足，在大数据传输领域，越来越多的人开始研究基于FPGA的以太网UDP/IP处理器。基于FPGA的以太网UDP/IP处理器的具体说明和实现可以参见文献“Alachiotis N,Berger S A,Stamatakis A.Efficient PC-FPGACommunication over Gigabit Ethernet[C]//Proceedings of the 2010 10th IEEE International Conference on Computer and Information Technology.IEEE Computer Society,2010:1727-1734.”。

目前的基于FPGA的以太网UDP/IP处理器，具有以下缺点：(1)只是实现了传输层和网络层的协议，而网络接口层中的MAC控制器都依赖于三方的提供，增大了实现成本；(2)对以太网UDP/IP处理器的传输层、网络层和网络接口层中的MAC控制器不能做到用户自定义配置，使得传输只能和单一通信节点通信，并使整个系统配置麻烦，每次修改系统配置都需要修改代码并重新烧写，应用难度大，影响了整个系统的性能发挥；(3)对于网络物理层芯片，大多需要配置其寄存器才能发挥最大效能，而基于FPGA的以太网UDP/IP处理器的配置较软件配置更为复杂。

发明内容

本发明的目的在于克服现有技术的不足，提供一种参数可配置的基于FPGA的以太网UDP/IP处理器，使用户实现对基于FPGA的以太网UDP/IP处理器的参数配置。

为实现上述发明目的，本发明参数可配置的基于FPGA的以太网UDP/IP处理器包括UDP/IP协议栈模块、MAC控制器，其中UDP/IP协议栈模块包括帧发送组装模块、帧接收拆封装模块和MAC接口模块，MAC控制器包括IP接口模块、发送缓冲模块、发送控制器、接收控制器、接收缓冲模块和流控模块，此外，以太网UDP/IP处理器还包括配置控制模块和PHY配置模块，UDP/IP协议栈模块还包括帧发送配置模块、帧接收配置模块，MAC控制器还包括MAC控制器配置模块；

配置控制模块中分别为UDP/IP协议栈配置参数和MAC控制配置参数设置了参数寄存器，为PHY芯片配置参数设置地址寄存器和参数寄存器；当配置控制模块从用户端接收到UDP/IP协议栈配置参数或MAC控制配置参数，写入相应的寄存器中，并向帧发送配置模块或帧接收配置模块发送系统配置信号，当配置控制模块从用户端接收到PHY芯片配置参数及对应的PHY寄存器地址，则写入相应的寄存器，并向PHY配置模块发送系统配置信号；当配置控制模块从用户端接收配置查询信号，分别向帧发送配置模块、帧接收配置模块、MAC控制器配置模块和PHY配置模块发送配置查询信号，然后将各个配置模块反馈的配置参数发送给用户端；

帧发送配置模块中存储所需参数在配置控制模块中的寄存器地址和帧发送组装模块中的存储地址的映射表，在接收到系统配置信号后，按照寄存器地址从配置控制模块中读取所需参数，写入帧发送组装模块的对应存储地址；接收配置控制模块发送的配置查询信号，从帧发送组装模块中读取配置参数反馈给配置控制模块；

帧接收配置模块中存储所需参数在配置控制模块中的寄存器地址和帧接收拆封装模块中的存储地址的映射表，在接收到系统配置信号后，按照寄存器地址从配置控制模块中读取所需参数，写入帧接收拆封装模块的对应存储地址；接收配置控制模块发送的配置查询信号，从帧接收拆封装模块中读取配置参数反馈给配置控制模块；