[发明专利]阵列基板行驱动电路、移位寄存器、阵列基板及显示器

说明书

技术领域

本发明涉及显示器驱动技术领域，特别是涉及一种阵列基板行驱动电路、移位寄存器、阵列基板及显示器。

背景技术

无论是液晶面板还是AMOLED(Active Matrix/Organic Light Emitting Diode，有源矩阵有机发光二极管)面板，都需要行驱动信号来提供像素电路扫描，以显示完整的画面。

阵列基板行驱动(Gate Driver on Array，GOA)电路，在通过对电路的设计，将行驱动电路直接制作在阵列基板上，稳定地为像素电路提供所需的行驱动信号。相比传统的行驱动信号由行驱动IC产生，GOA电路降低了IC成本，同时也减少了面板边框的宽度，加上近年来便携式产品的蓬勃发展，在实际生产中具有良好的实用价值和应用前景。

然而，传统的GOA电路中，电路设计复杂，控制信号的采用多端口输出，晶体管数量繁杂，电路可靠性低。

发明内容

基于此，有必要针对如何降低电路设计成本、如何提高电路的稳定性的问题，提供一种阵列基板行驱动电路、移位寄存器、阵列基板及显示器。

一种阵列基板行驱动电路，包括：第一晶体管至第九晶体管、第一电容至第三电容、第一时钟信号输入端至第三时钟信号输入端、高电平输入端、低电平输入端、第一输出端、第二输出端及驱动信号输入端；

所述第一晶体管的栅极连接所述第一时钟信号输入端，漏极连接所述驱动信号输入端；

所述第二晶体管的栅极连接所述第一晶体管的源极，源极连接所述第三时钟信号输入端，漏极连接所述第一输出端；

所述第三晶体管的栅极连接所述第二输出端或者连接所述第七晶体管的漏极，源极连接所述第二晶体管的漏极，漏极连接所述高电平输入端；

所述第四晶体管的栅极连接所述第一时钟信号输入端，源极连接所述驱动信号输入端；

所述第五晶体管的栅极连接所述第二时钟信号输入端，漏极连接所述低电平输入端；

所述第六晶体管的栅极连接所述第五晶体管的源极，源极连接所述高电平输入端，漏极连接所述第四晶体管的漏极；

所述第七晶体管的栅极连接所述第六晶体管的漏极，源极连接所述高电平输入端，漏极连接所述第六晶体管的栅极；

所述第八晶体管的栅极连接所述第七晶体管的栅极，源极连接所述高电平输入端，漏极连接所述第二输出端；

所述第九晶体管的栅极连接所述第七晶体管的漏极，源极连接所述第二输出端，漏极连接所述低电平输入端；

所述第一电容的一端连接所述第二晶体管的漏极，另一端连接所述第二晶体管的栅极；

所述第二电容的一端连接所述高电平输入端，另一端连接所述第八晶体管的栅极；

所述第三电容的一端连接第九薄膜晶体管的源极，另一端连接所述第九晶体管的栅极。

在其中一个实施例中，还包括第十晶体管，其栅极连接第三晶体管的栅极，源极连接所述高电平输入端，漏极连接所述第二晶体管的栅极。

在其中一个实施例中，所述第七晶体管包括双栅结构薄膜晶体管。

在其中一个实施例中，所述第一晶体管至所述第九晶体管均为薄膜晶体管。

在其中一个实施例中，所述第一晶体管至所述第九晶体管均为P型的薄膜晶体管。

在其中一个实施例中，所述第一晶体管至所述第九晶体管均为P型的金属氧化物半导体场效应晶体管。

在其中一个实施例中，所述第一晶体管至所述第九晶体管均为P型双极结型晶体管。

一种移位寄存器，包括第一时钟信号输入连接端至第三时钟信号连接端、以及多个循环单元，每一所述循环单元包括三级阵列基板行驱动电路，所述三级阵列基板行驱动电路包括第一级阵列基板行驱动电路至第三级阵列基板行驱动电路；其中，每一级阵列基板行驱动电路为如上所述阵列基板行驱动电路；

所述第一级阵列基板行驱动电路的第一时钟信号输入端连接所述第一时钟信号输入连接端，第二时钟信号输入端连接所述第二时钟信号输入连接端，第三时钟信号输入端连接所述第三时钟信号输入连接端；

所述第二级阵列基板行驱动电路的第一时钟信号输入端连接所述第三时钟信号输入连接端，第二时钟信号输入端连接所述第一时钟信号输入连接端，第三时钟信号输入端连接所述第二时钟信号输入连接端；

所述第三级阵列基板行驱动电路的第一时钟信号输入端连接所述第二时钟信号输入连接端，第二时钟信号输入端连接所述第三时钟信号输入连接端，第三时钟信号输入端连接所述第一时钟信号输入连接端；