[发明专利]扇出型封装制备方法

说明书

技术领域

本发明涉及一种扇出型封装（FOWLP）制备方法，属于集成电路芯片封装技术领域。

背景技术

实现扇出型封装目前有三种不同的工艺路线，各有优缺点。最常见的也是最早出现的就是英飞凌提出的eWLB方案。此方案将合格管芯（Gooddie）重组且正面朝下（facedown）贴装在dummy晶圆上，整体进行塑封，重构晶圆,dummy晶圆拆键合后进行表面RDL布线、植球，最后切割成单个封装体，从而实现I/O管脚（pin）扇出。这种使用dummy晶圆为载板的封装技术的缺点在于使用成本较高、生产效率较低。另一方面，虽然可以解决I/O数限制的问题，但是由于使用包覆塑封料，其强度偏低，使扇出结构的支撑强度不够，在薄型封装中难以应用；包覆塑封料较大的热膨胀系数使得工艺过程翘曲较大，设备可加工能力较低，良率损失较大；而且较大的热膨胀系数导致芯片位置对准精度不高，细间距（finepitch）实现困难；包封树脂较为昂贵，不利于产品的低成本化。同时由于再布线是在塑封完以后进行，多芯片三维封装也难以实现。另一种方案是高精度的photodefine扇出封装。此方案将合格管芯（Gooddie）重组且正面朝上（faceup）贴装在dummy晶圆上,使用光敏性材料涂覆整个晶圆表面并利用RDL等技术把I/OPin扇出。鉴于晶圆光刻技术精度高的特点，这种方式有机会实现细间距和多层芯片堆叠。然而超薄芯片技术、光敏性厚胶材料选择、大尺寸晶圆可能出现的翘曲问题以及较高的成本是该方案面临的挑战。还有一种方案是embeddedpackage。此方案利用基板生产工艺，通常采用双马来酰亚胺三嗪树脂（BTresin）基板来实现再布线和内外部的互连，将有源或无源芯片埋入基板中，通过基板的布线，将芯片I/OPin扇出。然而基板占封装成本的很大一部分，同时由于受到基板工艺中钻孔精度的影响，在实现三维多芯片堆叠的时候同样非常困难。

InfineoneWLP封装如图1所示，芯片1正面朝下（FaceDown）方式通过胶膜贴到承载片上，然后进行塑封（见塑封体2），塑封完成后将胶膜及承载片去除漏出芯片1正面。后续通过RDL(RedistributionLine：再布线)工艺（见再布线层3）完成如图1所示的FOWLP（扇出型封装）封装结构。贴装过程中需要预先在承载片上制作对准标记，增加了承载片的制作成本。同时承载片上有一层胶膜，会影响贴片设备影像识别系统的识别精度。

另一种TSMCFOWLP封装结构。参见专利CN102856279A的TSMC封装结构图6。其实现方法为在芯片上通过电镀方法得到凸点，然后将芯片正面朝上贴到承载片上，并进行塑封；塑封完成后通过打磨漏出凸点；后续进行RDL工艺完成焊盘布局并植球得到图示结构。从封装结构上看，这种方法的芯片凸点没有露出塑封体外，因此在工艺上需要额外的打磨才可以把I/O引出，导致封装成本增加。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种FOWLP封装方法，通过先制作第一绝缘树脂层并形成开口，芯片贴装时第一绝缘树脂层对准芯片焊盘的方法，提高FOWLP工艺的封装精密程度。

按照本发明提供的技术方案，所述的扇出型封装制备方法包括以下步骤：

1.承载片表面涂覆临时键合胶，临时键合胶表面再涂覆第一绝缘树脂层，第一绝缘树脂层表面形成开口；

2.将芯片倒贴在承载片上第一绝缘树脂层表面，以第一绝缘树脂层上的开口作为芯片贴装的对准标记，使芯片的焊盘对准第一绝缘树脂层的开口；承载片可以是圆形、方形或不规则图形；

3.在第一绝缘树脂层表面覆盖第二绝缘树脂层，将芯片包裹住；

4.去除承载片和临时键合胶；

5.在第一绝缘树脂层和芯片表面形成导电线路，导电线路与芯片的焊盘相连接；

6.在导电线路上覆盖第三绝缘树脂层，并在第三绝缘树脂层表面开窗，露出部分导电线路；

7.在露出的导电线路上制作焊球。

其中，所述芯片包括有源芯片和/或无源芯片，芯片表面有焊盘。

所述临时键合胶可通过加热、机械、化学、激光方式中的一种或多种去除。

所述第一绝缘树脂层和第三绝缘树脂层为光敏性树脂；涂覆方式为机械方式，包括旋涂、喷涂、压合、印刷、溅射工艺中的一种或多种。第一绝缘树脂层与第三绝缘树脂层可以为相同材料。

所述第二绝缘树脂层为有机树脂或含有填料的有机树脂。第二绝缘树脂层通过点胶、热压、塑封、印刷、旋涂、喷涂方式中的一种或多种制作。

所述第二绝缘树脂层是一层或多层结构。