[发明专利]扇出型封装的结构和制作方法

说明书

本发明提供了一种扇出型封装的结构和制作方法，其结构包括带有电极的芯片，芯片主动面朝上，芯片周边填充第一绝缘树脂层，第一绝缘树脂层顶部比芯片上表面高；所述芯片和第一绝缘树脂层顶部覆盖有第二绝缘树脂层，第二绝缘树脂层表面有重布线层通过第二绝缘树脂层的开口与芯片的电极相连；所述第二绝缘树脂层和重布线层上覆盖有第三绝缘树脂层，第三绝缘树脂层有开口，露出重布线层的焊盘，重布线层的焊盘上连接有导电柱，所述导电柱通过重布线层与芯片主动面的电极形成电连接；所述芯片和第一绝缘树脂层的底部有保护层。发明的封装结构中不带承载片，有利于降低封装厚度，同时也扩大了技术的应用范围；而且芯片中未制作铜柱，有利于成本的降低。

技术领域

本发明涉及一种扇出型封装（FOWLP）的结构和制作方法，属于集成电路芯片封装技术领域。

背景技术

随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型晶圆级封装技术(Fanout Wafer Level Package,FOWLP)的出现，满足了芯片产品尺寸更薄、节省材料（封装基板）等特点，但是如何降低扇出型圆片级封装产品的成本成为需要研究的方向。

（1）日本J-Devices公司在美国专利US 20110309503 A1中，给出了一种扇出型晶圆级封装的制作方法，如图1所示。该专利主要是一个半导体装置1000，里面包括半导体芯片1004，半导体芯片1004底部是一个基板1002，芯片1004通过粘结胶1018与基板1002结合在一起，芯片1004被第一绝缘层1012包裹。导线1008通过连接部1008A与芯片1004导通。在导线1008上面形成第二绝缘层1014，焊球或凸点1010通过第二绝缘层的1014开口与导线1008连接。主要工艺如下：

第一步：芯片1004通过粘结胶1018贴在基板1002上；

第三步：涂覆第一绝缘树脂层1012，并在树脂上开出窗口，露出芯片上的焊盘；

第四步：通过图形电镀与光刻的方法，制作重布线层（Redistribution Layer，RDL）,将芯片上的焊盘引出；

第五步：制作第二绝缘层1014，并做开口露出重布线层的导线1008；

第六步：在第二绝缘层上面制作焊球或凸点1010。

该技术的不足之处在于，工艺的第三步中涂覆第一绝缘树脂层，由于通常芯片厚度在50微米以上，所以涂覆绝缘树脂的厚度不易控制，不利于精细线路的制作。而且个别树脂（如PBO）价格较高，不利于成本控制。

（2）台湾育霈科技股份有限公司在专利TW200805595A中，给出了一种扇出型晶圆级封装的结构，如图2所示。该封装体结构包括芯片110，芯片110底部有一个基底100，将芯片110贴在基底100上面。芯片周围覆盖第一介电层120，在第一介电层120上面覆盖第二介电层122，第二介电层122表面形成电路130，将芯片导电层126引出。第二介电层122表面形成第三介电层132，第三介电层132表面形成开口露出电路130，焊球136在开口处与电路130相连，也可以在第一介电层120内部埋入器件142，形成互联。

该技术的不足之处是需要一个基底作为载体，增加了工艺的复杂性，同时不利于芯片整体厚度的降低。