[发明专利]具有突变隧穿结的PNIN/NPIP型UTB‑SOITFET及制备方法

权利要求书

1.一种具有突变隧穿结的PNIN/NPIP型UTB-SOI TFET的制备方法，特征在于，包括步骤：

步骤a、选取UTB-SOI衬底；

步骤b、在所述UTB-SOI衬底上形成浅沟槽隔离；

步骤c、在所述UTB-SOT衬底上的指定位置处光刻形成漏区图形，采用带胶离子注入工艺进行N型离子注入，形成掺杂浓度为1×10¹⁸～5×10¹⁸cm^-3的漏区；

步骤d、在所述UTB-SOI衬底上异于所述指定位置处采用干法刻蚀工艺形成源区沟槽；

步骤e、采用倾斜离子注入工艺向所述源区沟槽靠近所述漏区的侧壁注入离子，形成薄层掺杂区，且所述薄层掺杂区的掺杂类型异于所述源区的掺杂类型；

步骤f、利用LPCVD工艺，在600℃至950℃的温度，利用选择性单晶硅外延生长方法，在所述源区沟槽内淀积本征硅材料，并同时通入掺杂气体进行原位掺杂形成掺杂浓度为2×10²⁰cm^-3的源区；

步骤g、在所述UTB-SOI衬底的顶层硅表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅；

步骤h、光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅金属引线，以形成所述具有突变隧穿结的PNIN/NPIP型UTB-SOI TFET。

2.如权利要求1所述的制备方法，其特征在于，在步骤g之后，还包括：

步骤x、在所述UTB-SOI衬底的底层硅表面形成背栅极层，刻蚀形成背栅；

相应地，步骤h包括：

光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅、背栅金属引线，以形成所述具有突变隧穿结的PNIN/NPIP型UTB-SOI TFET。

3.如权利要求1所述的制备方法，其特征在于，步骤d包括：

步骤d1、在所述UTB-SOI衬底表面形成保护层；

步骤d2、利用光刻工艺在所述保护层上形成隔离区图形；

步骤d3、利用干法刻蚀工艺在所述隔离区图形的位置处刻蚀所述保护层及所述UTB-SOI衬底的顶层硅以形成所述源区沟槽。

4.如权利要求1所述的制备方法，其特征在于，步骤e包括：

步骤e1、采用倾斜离子注入工艺向所述源区沟槽靠近所述漏区的侧壁倾斜注入离子，在靠近所述源区沟槽的所述顶层硅内形成所述薄层掺杂区；

步骤e2、利用退火工艺激活所述薄层掺杂区和所述漏区中的杂质。

5.如权利要求1所述的制备方法，其特征在于，步骤g包括：

步骤g1、利用化学气相淀积的方法在所述UTB-SOI衬底的顶层硅表面淀积高K材料层，作为所述栅介质层；

步骤g2、利用化学气相淀积的方法在所述栅介质层表面淀积多晶硅栅材料，作为所述前栅极层；

步骤g3、利用干法刻蚀工艺刻蚀所述栅介质层和所述前栅极层形成所述前栅。

6.如权利要求1所述的制备方法，其特征在于，所述栅介质层为铪基材料、Al₂O₃、La₂O₃、ZrO₂或LaAlO中的任意一种。

7.如权利要求1所述的制备方法，其特征在于，若所述源区的掺杂类型为P型，则所述漏区和所述薄层掺杂区的掺杂类型均为N型，且形成具有突变隧穿结的UTB-SOI TFET为PNIN型；若所述源区的掺杂类型为N型，则所述漏区和所述薄层掺杂区的掺杂类型均为P型，且形成具有突变隧穿结的UTB-SOI TFET为NPIP型。