[发明专利]半导体封装结构及其制作方法

说明书

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种半导体封装结构及其制作方法。

背景技术

在实现3D或2.5D集成的技术中，硅通孔(TSV)技术扮演着极其重要的关键角色。TSV是一种芯片互连技术，它可以实现芯片和芯片之间、晶圆和晶圆之间或者晶圆和芯片之间的垂直线路互连。当保持封装面积不变时，TSV技术能够使芯片体积在三维方向得到延伸，结构密度最大化，外形尺寸最小化。即TSV技术可以使封装产品具有更高的结构密度，因此可实现更多的功能，拥有更好的性能，成本也能更低。TSV技术的发展非常迅速，基于TSV技术的3DIC技术更是为众多设计公司、半导体制造商、封测代工厂等所重视。利用TSV互连实现三维集成的关键工艺包括TSV工艺(刻蚀和填充)、晶圆减薄和背面工艺(WaferThinningandBacksideProcessing)技术、芯片/晶圆键合堆叠(Chip/WaferBonding)技术等。ITRS将TSV的技术路线分为先做孔(ViaFirst)，中间做孔(ViaMiddle)和后做孔(ViaLast)，目前公认ViaMiddle和ViaLast是较为现实的技术路线。

ViaLast主要应用于图像传感器在内的传感器封装技术领域，其特点是在减薄后，进行TSV制作，通过TSV(硅通孔内的金属布线)把芯片正面的导电焊盘的电性引导到芯片背面，再制作BGA焊球。此技术TSV的深宽比较小(1:1～3:1)，孔径较大，通常不要求导电材料完全填满通孔。

但是，在制作BGA焊球时，通常需要在金属铜线路(金属布线为金属铜线路)上制作多层金属层，例如镍/金层。主要原因是铜金属层厚度电镀后在几微米量级，如果直接与焊球连接，回流过程中铜会很快溶解扩散进入液态焊料中，铜消耗完之后，就会造成断路等可靠性问题。镍与焊料的扩散反应远小于铜与焊料的扩散速度，因而金属镍作为液态焊料的扩散阻挡层。金主要是用于增加抗氧化性和增加与焊料之间的润湿性。但是，化学镀镍/金工艺，必然会带来成本增加的问题，且存在工艺环境不友好的问题。

发明内容

为了解决上述技术问题，本发明提出一种半导体封装结构及其制作方法，能够省去在铜金属层上制作镍/金层，使用铜芯焊料球与铜金属层直接，达到增加铜芯焊料球与铜金属层之间的结合力，缩短布线距离以增强信号传输能力，降低生产成本的目的。

本发明的技术方案是这样实现的：

一种半导体封装结构，包括：基底，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层、元件区及元件区周围的若干导电焊垫；所述第二表面上设有重布线层，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；所述重布线层上设有电连接所述铜金属层的铜芯焊料球。

作为本发明的进一步改进，所述第二表面上与所述导电焊垫相对的位置形成第一开口，所述第一开口暴露所述导电焊垫；所述重布线层穿过所述第一开口电连接所述导电焊垫；所述重布线层与所述基底之间设有钝化层；所述重布线层上设有保护层，所述保护层上预留有植所述铜芯焊料球的第二开口。

作为本发明的进一步改进，所述第一开口为贯通所述第一表面和所述第二表面的直通孔。

作为本发明的进一步改进，所述重布线层为两层金属，第一层为钽金属层或钛金属层，第二层为铜金属层。

作为本发明的进一步改进，所述重布线层为三层金属，第一层为钛金属层或钽金属层，第二层为铜金属层，第三层为铜金属层。

作为本发明的进一步改进，所述铜芯焊料球包括位于中心处的铜芯和包覆在所述铜芯外的锡壳或锡银合金壳，且所述铜芯的径向尺寸大于所述锡壳或锡银合金壳的径向尺寸。

一种半导体封装结构的制作方法，包括：

步骤1.提供一基底，所述基底的功能面为第一表面，与其相对的另一面为第二表面；所述第一表面上设置有绝缘层、一元件区及元件区周围的若干导电焊垫；

步骤2.在所述第二表面上与所述导电焊垫相对的位置形成自所述第二表面向所述第一表面延伸的第一开口，所述第一开口暴露所述导电焊垫；

步骤3.在所述第二表面及所述第一开口内铺设一层钝化层；

步骤4.去除所述第一开口底部的钝化层，再次暴露所述导电焊垫；

步骤5.在所述基底的第二表面、第一开口的侧壁及底部内形成重布线层，所述重布线层包括铜金属层，所述铜金属层与所述导电焊垫电连接；

步骤6.在所述重布线层上覆盖一层保护层，所述保护层上预留有植球的第二开口，该第二开口暴露所述重布线层的铜金属层；