[发明专利]具有双功函数栅极结构的半导体器件

说明书

一种半导体器件，包括：衬底，沟槽形成在衬底中；第一杂质区和第二杂质区，形成在衬底中，通过沟槽彼此分开；栅电极，形成为填充沟槽的下部；以及覆盖层，形成在栅电极之上以填充沟槽的上部。栅电极包括：第一功函数内衬，形成在沟槽的下部的底表面和侧壁之上，与第一杂质区和第二杂质区不重叠，且包括含铝金属氮化物；以及第二功函数内衬，形成在沟槽的下部的在第一功函数内衬之上的侧壁之上，与第一杂质区和第二杂质区重叠，且包括含硅非金属材料。

相关申请的交叉引用

本申请要求于2014年12月16日提交的第10-2014-0181554号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用整体合并于此。

技术领域

本发明的示例性实施例涉及一种半导体器件，更具体地，涉及具有双功函数栅极结构的半导体器件、用于制备其的方法、具有其的存储单元以及具有其的电子设备。

背景技术

由于半导体器件高度集成，故非平面晶体管中的栅极诱导漏极泄漏(GIDL)特性对半导体器件的性能产生重要的影响。

发明内容

各种实施例涉及一种半导体器件及用于制备其的方法，该半导体器件能够改善栅极诱导漏极泄漏(GIDL)电流以及电流驱动能力。

此外，各种实施例涉及一种能够改善刷新特性的存储单元。

此外，各种实施例涉及一种具有改善的性能的电子设备。

在实施例中，半导体器件可以包括：衬底，沟槽形成在衬底中；第一杂质区和第二杂质区，形成在衬底中，通过沟槽彼此分开；栅电极，形成为填充沟槽的下部；以及覆盖层，形成在栅电极之上以填充沟槽的上部，栅电极包括：第一功函数内衬，形成在沟槽的下部的底表面和侧壁之上，与第一杂质区和第二杂质区不重叠，且包括含铝金属氮化物；以及第二功函数内衬，形成在沟槽的下部的在第一功函数内衬之上的侧壁之上，与第一杂质区和第二杂质区重叠，且包括含硅非金属材料。第一功函数内衬具有比第二功函数内衬大的功函数。第一功函数内衬具有比硅的中间禁带功函数大的高功函数，第二功函数内衬具有比硅的中间禁带功函数低的低功函数。第一功函数内衬包括氮化钛铝。第二功函数内衬包括N型杂质掺杂多晶硅。栅电极还包括：第一低电阻率电极，部分地填充沟槽的在第一功函数内衬之上的下部；以及第二低电阻率电极，形成在第一电阻率电极之上以填充沟槽的在第二功函数内衬之上的剩余的下部。第二低电阻率电极是对第二功函数内衬不反应的材料。第一低电阻率电极包括无氟材料且与第二功函数内衬不反应。第二低电阻率电极包括对第二功函数内衬反应的材料，第一低电阻率电极包括无氟材料且与第二功函数内衬不反应。半导体器件还包括：鳍状区，形成在其中形成有第一低电阻率电极的沟槽之下。

在实施例中，半导体器件可以包括：衬底，沟槽形成在衬底中；第一杂质区和第二杂质区，形成在衬底中，通过沟槽彼此分开；栅电极，形成为填充沟槽的下部；以及覆盖层，形成在栅电极之上以填充沟槽的上部，栅电极包括：第一功函数内衬，形成在沟槽的下部的底表面和侧壁之上，与第一杂质区和第二杂质区不重叠，且包括含铝金属氮化物；第二功函数内衬，形成在沟槽的下部的在第一功函数内衬之上的侧壁之上，与第一杂质区和第二杂质区重叠，且包括含硅非金属材料；第一低电阻率电极，部分地填充沟槽的在第一功函数内衬之上的下部；以及第二低电阻率电极，形成在第一低电阻率电极之上以填充沟槽的在第二功函数内衬之上的剩余的下部，其中，第一低电阻率电极和第二低电阻率电极中的每个包括与第二功函数内衬反应的材料。栅电极还包括：下阻挡物，在第一功函数内衬与第一低电阻率电极之间；以及上阻挡物，在第二功函数内衬与第二低电阻率电极之间。栅电极还包括：中间阻挡物，在第一低电阻率电极与第二功函数内衬之间。第一低电阻率电极和第二低电阻率电极包括钨。第一功函数内衬包括氮化钛铝，第二功函数内衬包括N型杂质掺杂多晶硅。半导体器件还包括：鳍状区，形成在其中形成有第一低电阻率电极的沟槽之下。