[发明专利]高速并行采集系统时钟同步装置在审
申请号: | 201510563065.1 | 申请日: | 2015-09-07 |
公开(公告)号: | CN105116413A | 公开(公告)日: | 2015-12-02 |
发明(设计)人: | 郭征;王岩飞;张琦;周长义;周以国;赵风华 | 申请(专利权)人: | 中国科学院电子学研究所 |
主分类号: | G01S13/90 | 分类号: | G01S13/90 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 宋焰琴 |
地址: | 100190 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高速 并行 采集 系统 时钟 同步 装置 | ||
1.一种高速并行采集系统时钟同步装置,所述高速并行采集系统时钟同步装置通过配置信号调理单元,设置时钟输入幅度范围,在开关单元导通前,把信号幅度提高到足以让后级放大器饱和的程度,使得触发初始时刻的时钟信号在各通道内得到一致的识别,实现多路数据采集系统的同步。
2.一种高速并行采集系统时钟同步装置,包括:
一信号调理单元,用于调节输入的时钟信号的幅度,在开关单元控制信号来临之前把所述时钟信号的幅度提高至使后级的放大单元饱和的程度;
一开关单元,用于控制来自信号调理单元的时钟信号的通断,进而控制A/D单元电路采样的起始和截止时刻;
一放大单元,一方面用于在所述开关单元控制接通时把来自所述开关单元的所述时钟信号的幅度输出到合适的电平,并饱和工作,提高开关电路上升沿/下降沿的陡峭度,另一方面,用于把所述时钟信号从单端信号转换为差分信号,满足A/D差分采样时钟的要求。
3.如权利要求2所述的高速并行采集系统时钟同步装置,其中所述放大单元的输出信号的幅度满足后续多通道A/D单元采样时钟的功率电平要求,输出相位满足两路相差180°的差分相位要求。
4.如权利要求2所述的高速并行采集系统时钟同步装置,其中所述高速并行采集系统时钟同步装置还包括两个多路功分网络,用于把所述放大单元输出的差分时钟信号分成等幅同相、完全一致的多路输出信号,满足后级多通道A/D单元数据采集的使用要求,且两个所述多路功分网络的幅相特性完全一致。
5.如权利要求4所述的高速并行采集系统时钟同步装置,其中所述两个多路功分网络完成所述时钟信号的功率分配功能时,多个输出端满足相互之间有20dB以上隔离度,且引入的插入损耗尽量小的要求。
6.一种高速并行采集系统时钟同步方法,包括以下步骤:
配置信号调理单元,设置时钟输入幅度范围,在开关单元导通前,把信号幅度提高到足以让后级放大器饱和的程度,使得触发初始时刻的时钟信号在各通道内得到一致的识别,从而实现多路数据采集系统的同步。
7.一种高速并行采集系统时钟同步方法,包括以下步骤:
调节输入到信号调理单元的时钟信号的幅度,在开关单元控制信号来临之前把所述时钟信号的幅度提高至使后级的放大单元饱和的程度;
控制来自信号调理单元的时钟信号的通断,进而控制A/D单元电路采样的起始和截止时刻;
在所述开关单元控制接通时把来自所述开关单元的所述时钟信号的幅度输出到合适的电平,并饱和工作,提高开关电路上升沿/下降沿的陡峭度;
把所述时钟信号从单端信号转换为差分信号,满足A/D差分采样时钟的要求。
8.如权利要求7所述的高速并行采集系统时钟同步方法,其中所述放大单元的输出信号的幅度满足后续多通道A/D单元采样时钟的功率电平要求,输出相位满足两路相差180°的差分相位要求。
9.如权利要求7所述的高速并行采集系统时钟同步方法,其中所述高速并行采集系统时钟同步装置还包括两个多路功分网络,用于把所述放大单元输出的差分时钟信号分成等幅同相、完全一致的多路输出信号,满足后级多通道A/D单元数据采集的使用要求,且两个所述多路功分网络的幅相特性完全一致。
10.如权利要求9所述的高速并行采集系统时钟同步方法,其中所述两个多路功分网络完成所述时钟信号的功率分配功能时,多个输出端满足相互之间有20dB以上隔离度,且引入的插入损耗尽量小的要求。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院电子学研究所,未经中国科学院电子学研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510563065.1/1.html,转载请声明来源钻瓜专利网。