[发明专利]高速并行采集系统时钟同步装置

说明书

技术领域

本发明涉及数据采集领域，更具体地涉及一种高速并行采集系统时钟同步装置及方法。

背景技术

雷达的高分辨能力、抗干扰能力与雷达信号带宽紧密相关，例如，为了提高测距精度和距离分辨力，对目标进行成像识别，要求雷达发射的信号具有大的带宽、时宽乘积，即宽脉冲内附加宽带调频信号，以扩展信号频带提高雷达总体性能，这涉及到大带宽信号采集技术。

目前对带宽超过GHz以上的信号无法直接进行有效的A/D转换，为了实现雷达系统和其他宽带系统的正常工作，采用多通道并行工作是大带宽信号采集系统的主要技术手段。而在两路以上的数据采集系统中，都需要对多路子系统做严格的逻辑控制和时序匹配，也就是要解决路间的同步问题。当同一信号同相加载到不同采集通道后，确保两组采集数序列第一点在信号波形上反映出的时间差为零。这是一项非常重要的基本指标，在对时序、相位等要求特别严格的波形采集过程中，不同通道间的同步工作是后续所有数据处理的基础。

在同步数据采集系统中，采样与触发能否达到同步是准确采样到信号点的关键。A/D转换器件的工作，主要是由外部基准时钟和采样触发时钟决定其转换时间和采样时刻。在高达2GHz的采样率的情况下，采样间隔仅有500ps，即使两路ADC的采样时刻有ps级的误差，引起的不同步也是相当可观的。两路ADC采样时刻的误差t_d与两路ADC采样数据的相位误差P_d有如下关系：

P_d＝2π×f_clk×t_d，

其中，f_clk为采样频率。

针对通道间的同步误差，现有技术往往在数字域进行解决，或者对采样时钟和触发信号进行处理，结合锁相环路并通过电路优化设计等手段，实现多路A/D的同步。虽然现有方法在A/D器件采样率较低的情况下是适用的，但是一旦涉及高速A/D，例如在合成孔径雷达中接收通道中频采样率在2GHz以上，此时电路对信号抖动非常敏感，每次上电或复位时ps级的误差即可能带来通道间的不同步，这种情况下上述方法很难保证多组数据的多个采集通道间延迟时间差基本为0或保持恒定状态，也就难以从根本上解决同步问题。

发明内容

为了解决多路数据采集系统的同步性问题，本发明的目的在于提供一种高速并行采集系统时钟同步装置及方法。作为优选，本发明的同步装置及方法具有低抖动、低时偏的特性，通过配置外围电路，大幅压缩触发初始时刻的不稳定时间，有效克服A/D采样起始位置时钟抖动带来的误差影响，使得多路数据采集单元的时钟完全工作在同步状态。

具体地，作为本发明的一个方面，本发明提供了一种高速并行采集系统时钟同步装置，所述高速并行采集系统时钟同步装置通过配置信号调理单元，设置时钟输入幅度范围，在开关单元导通前，把信号幅度提高到足以让后级放大器饱和的程度，使得触发初始时刻的时钟信号在各通道内得到一致的识别，实现多路数据采集系统的同步。

作为优选，本发明提供了一种高速并行采集系统时钟同步装置，包括：

一信号调理单元，用于调节输入的时钟信号的幅度，在开关单元控制信号来临之前把所述时钟信号的幅度提高至使后级的放大单元饱和的程度；

一开关单元，用于控制来自信号调理单元的时钟信号的通断，进而控制A/D单元电路采样的起始和截止时刻；

一放大单元，一方面用于在所述开关单元控制接通时把来自所述开关单元的所述时钟信号的幅度输出到合适的电平，并饱和工作，提高开关电路上升沿/下降沿的陡峭度，另一方面，用于把所述时钟信号从单端信号转换为差分信号，满足A/D差分采样时钟的要求。

作为本发明的另一个方面，本发明提供了一种高速并行采集系统时钟同步方法，包括以下步骤：

配置信号调理单元，设置时钟输入幅度范围，在开关单元导通前，把信号幅度提高到足以让后级放大器饱和的程度，使得触发初始时刻的时钟信号在各通道内得到一致的识别，从而实现多路数据采集系统的同步。

作为优选，本发明提供了一种高速并行采集系统时钟同步方法，包括以下步骤：

调节输入到信号调理单元的时钟信号的幅度，在开关单元控制信号来临之前把所述时钟信号的幅度提高至使后级的放大单元饱和的程度；

控制来自信号调理单元的时钟信号的通断，进而控制A/D单元电路采样的起始和截止时刻；