[发明专利]一种电阻铜箔的制造方法

说明书

本发明涉及一种电阻铜箔的制造方法，包括将两个纯铜箔叠合并用密封胶带粘贴以密封纯铜箔的叠合面，外露面经过化学镀预处理，外露面经过化学镀使其镀上电阻材料层，裁切密封胶带以获取电阻铜箔等步骤；特别的，纯铜箔选用厚度1/2oz或1/3oz、铜牙大小为1～2μm的电解铜，纯铜箔的毛面作为外露面；化学镀预处理包括除油、酸洗、微蚀、预浸、以及活化处理，活化处理的活化时间为2～3分钟；化学镀使用中低温的碱性化学镀镍，其镀液包括硫酸镍20～30g/L，次亚磷酸钠20～40g/L，焦磷酸钠50～80g/L，氯化铵30～60g/L，氨水30～60g/L；化学镀的温度为25～50℃，沉积时间为1～10分钟。本发明保留了化学镀成本低、操作简单的特点，更重要在于，其可仅在铜箔单面化学镀以镀上电阻材料层，镀层均匀性好、结合力高。

技术领域

本发明涉及PCB用埋入式电阻技术领域，特别是涉及一种电阻铜箔的制造方法。

背景技术

随着电子产品向着微型化和多功能化发展，传统的分离式元件已经难以符合先进产品的应用需求。埋入式被动元件技术，能够将元件高度整合，有效提升产品的性能和可靠性，因此越来越受到重视。在各类被动元件中，尤其以电阻的使用量最大，因此埋入式电阻的开发意义重大。

在目前的市场中，Ohmega、Ticer等公司已有商品化的电阻铜箔材料，其中Ohmega公司通过电镀工艺制造电阻铜箔，Ticer公司使用的是真空溅射工艺。对于使用化学镀工艺制造埋入式电阻，目前尚处于初级研发阶段，其中Macdermid公司开发有化学镀形成埋入式电阻的技术，经过镭射电阻修正后，可应用于产品。

作为埋入式电阻制作用的电阻铜箔材料，在镀层均匀性和结合力方面的要求特别高。但是在目前阶段，不管是通过电镀工艺，还是真空溅射工艺，都存在一定的缺陷。比如，通过电镀工艺制备的电阻铜箔，镀层厚度均匀性不易控制，而且对设备的要求也比较高；又比如，通过真空溅射工艺制备的电阻铜箔，不仅对设备及工艺条件的要求非常苛刻，从而使得生产成本极高，而且镀层结合力也不高；再比如，现有的化学镀工艺技术，即直接在PI或FR-4上沉积，所得的镀层厚度均匀性有限，而且镀层结合力也不高。

若在铜箔一面，通过化学镀形成电阻铜箔，可以有效地解决镀层均匀性和结合力差的问题。然而在现有技术中，仍然没有一种有效的方法，只允许在铜箔一面通过化学镀工艺很好地镀上相应的电阻材料层。

发明内容

为了解决现有技术的不足，本发明的目的是提供一种电阻铜箔的制造方法，使铜箔仅一面可通过化学镀镀上电阻材料层，所得镀层均匀性好、结合力高。

本发明的目的是通过下述技术方案实现的：

一种电阻铜箔的制造方法，用于在铜箔单面完成化学镀，其关键在于，由以下步骤实现：

S1、将两个纯铜箔相对叠合，通过密封胶带以粘贴方式将其中一个所述纯铜箔的外露面四周边缘与另一个所述纯铜箔的外露面四周边缘对应相连，以将两个所述纯铜箔的叠合面完全密封；

S2、所述纯铜箔的外露面经过化学镀预处理；

S3、所述纯铜箔的外露面经过化学镀处理，使得所述纯铜箔的外露面镀上电阻材料层；

S4、裁切以除去所述纯铜箔的四周边缘的所述密封胶带，获取所需尺寸的所述电阻铜箔。

更优选的，所述步骤S1中，所述纯铜箔为厚度1/2oz或1/3oz、铜牙大小为1～2μm的电解铜，所述纯铜箔的毛面作为所述纯铜箔的外露面。

更优选的，所述步骤S2中，所述化学镀预处理包括除油、酸洗、微蚀、预浸、活化处理。

更优选的，所述活化处理的活化时间为2～3分钟。